MOS晶体管及其形成方法技术领域
本发明涉及半导体制造领域，尤其涉及一种MOS晶体管及其形成方法。
背景技术
MOS(金属-氧化物-半导体)晶体管是一种重要的半导体器件，MOS晶体
管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构；位于栅
极结构一侧的半导体衬底中的源区和栅极结构另一侧的半导体衬底中的漏
区。所述栅极结构包括：位于半导体衬底表面的栅介质层以及位于栅介质层
表面的栅电极层。所述栅介质层的材料通常为SiO2。
随着MOS晶体管集成度越来越高，MOS晶体管工作需要的电压和电流
不断降低，晶体管开关的速度随之加快，随之对半导体工艺方面要求大幅度
提高。因此，业界找到了替代SiO2的高介电常数材料(High-K Material)作
为栅介质层，以更好的隔离栅极结构和MOS晶体管的其它部分，减少漏电。
同时，为了与高K(K大于3.9)介电常数材料兼容，采用金属材料替代原有
多晶硅作为栅电极层。高K栅介质层和金属栅电极层构成金属栅极结构，使
得MOS晶体管的漏电进一步降低。
通常采用后栅工艺形成具有金属栅极结构的MOS晶体管，在后栅工艺
中，在形成金属栅极结构的过程中容易在半导体衬底的边缘区域形成金属层
的副产物，使得MOS晶体管的性能变差。
发明内容
本发明解决的问题是提供一种MOS晶体管及其形成方法，解决MOS晶
体管边缘区域的第二层间介质层与金属层粘合力弱导致第二层间介质层从金
属层脱落的问题，从而提高MOS晶体管的性能。
为解决上述问题，本发明提供一种MOS晶体管的形成方法，包括：提供
半导体衬底，所述半导体衬底具有中心区域和边缘区域，所述半导体衬底表
面具有第一层间介质层和位于中心区域的第一层间介质层内的金属栅极结
构，所述边缘区域的第一层间介质层上形成有金属层；在所述金属层表面或
所述金属层、金属栅极结构及第一层间介质层表面形成粘结层；形成所述粘
结层后，在所述中心区域和边缘区域形成第二层间介质层。
可选的，形成所述粘结层的工艺为：在所述金属层、金属栅极结构及第
一层间介质层表面沉积所述粘结层。
可选的，沉积所述粘结层的工艺为原子层沉积工艺。
可选的，形成所述粘结层的工艺为：在所述金属层、金属栅极结构及第
一层间介质层表面沉积粘结材料层；刻蚀去除所述金属栅极结构及第一层间
介质层表面的粘结材料层，在所述金属层表面形成所述粘结层。
可选的，沉积所述粘结材料层的工艺为原子层沉积工艺。
可选的，形成所述粘结层的工艺为：在中心区域和边缘区域形成栅介质
材料层、位于所述栅介质材料层表面的栅电极材料层和位于所述栅电极材料
层表面的粘结膜；平坦化所述栅介质材料层、栅电极材料层和粘结膜，直至
暴露出中心区域的第一层间介质层表面，形成所述金属栅极结构的同时形成
所述金属层和位于金属层表面的粘结层。
可选的，形成所述粘结膜的工艺为原子层沉积工艺。
可选的，所述粘结层的材料为TiN、TaN、AlN、BN、SiN或SiON。
可选的，所述粘结层的厚度为5埃～500埃。
可选的，所述金属层的材料为Ti、TiW、TiN、Ti、W、Mo或Ru。
可选的，所述第二层间介质层的材料为氧化硅。
本发明还提供采用上述任意一项方法形成的MOS晶体管，包括：半导体
衬底，所述半导体衬底具有中心区域和边缘区域；第一层间介质层，位于所
述半导体衬底表面；金属栅极结构，位于中心区域的第一层间介质层内；金
属层，覆盖边缘区域的第一层间介质层；粘结层，位于所述金属层表面或位
于所述金属层、金属栅极结构及第一层间介质层表面；第二层间介质层，覆
盖所述边缘区域和中心区域。
与现有技术相比，本发明的技术方案具有以下优点：
由于在金属层表面形成粘结层，当形成第二层间介质层后，所述粘结层
分别与所述金属层和第二层间介质层粘附，且所述粘结层与金属层的粘附性
以及所述粘结层与第二层间介质层的粘附性均较大，能够避免所述第二层间
介质层直接形成于金属层表面引起第二层间介质层脱落的现象，从而提高了
MOS晶体管的性能。
附图说明
图1至图4是现有技术中MOS晶体管形成过程的结构示意图；
图5至图9为本发明第一实施例中MOS晶体管形成过程的结构示意图；
图10至图11为本发明第二实施例中MOS晶体管形成过程的结构示意图。
图12至图14为本发明第三实施例中MOS晶体管形成过程的结构示意
图。
具体实施方式
正如背景技术所述，现有技术中形成的MOS晶体管的性能较差。
图1至图4是现有技术中MOS晶体管形成过程的结构示意图。
参考图1，提供半导体衬底100，半导体衬底100具有中心区域(II区域)
和边缘区域(I区域)；半导体衬底100表面具有第一层间介质层120和贯穿
中心区域的第一层间介质层120厚度的开口121。
边缘区域的第一层间介质层120顶部表面低于中心区域的第一层间介质
层120顶部表面。
参考图2，在第一层间介质层120表面和所述开口121(参考图1)底部
和侧壁形成栅介质材料层131；在栅介质材料层131表面形成栅电极材料层
132。
参考图3，平坦化栅介质材料层131(参考图2)和栅电极材料层132(参
考图2)直至暴露出中心区域的第一层间介质层120的顶部表面，形成位于边
缘区域的第一层间介质层120表面的残余介质层133和位于残余介质层133
表面的金属层135，及形成覆盖开口121(参考图1)底部和侧壁的栅介质层
134和位于栅介质层134表面的金属栅电极136。
参考图4，平坦化所述栅介质材料层131(参考图2)和栅电极材料层132
(参考图2)后，形成覆盖中心区域和边缘区域的第二层间介质层122。
研究发现，上述方法形成的MOS晶体管存在性能差的原因在于：
由于在平坦化所述栅介质材料层和栅电极材料层的过程中，很难控制对
边缘区域的栅介质材料层和栅电极材料层的研磨精度，使得边缘区域的部分
栅电极材料层难以去除；另外，当部分边缘区域的栅电极材料层的位置低于
中心区域的第一层间介质层的顶部表面时，在平坦化所述栅介质材料层和栅
电极材料层的过程中，边缘区域的部分栅电极材料层不能被去除；从而在边
缘区域形成金属层。而所述第二层间介质层直接与所述金属层表面接触，使
得所述金属层和第二介质层之间的粘附性差，导致边缘区域的第二层间介质
层从所述金属层表面脱落，脱落的第二层间介质层容易附着在MOS晶体管的
其它位置，从而降低MOS晶体管的性能。
在此基础上，本发明提供一种MOS晶体管的形成方法，包括：提供半导
体衬底，所述半导体衬底具有中心区域和边缘区域，所述半导体衬底表面具
有第一层间介质层和位于中心区域的第一层间介质层内的金属栅极结构，所
述边缘区域的第一层间介质层上形成有金属层；通过在金属层表面形成粘结
层，然后在边缘区域和中心区域形成第二层间介质层，使得所述粘结层分别
与金属层和第二层间介质层粘附且粘附性较大，避免第二层间介质层直接形
成于金属层表面引起第二层间介质层脱落的现象，从而提高了MOS晶体管的
性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图
对本发明的具体实施例做详细的说明。
第一实施例
图5至图9为本发明第一实施例中MOS晶体管形成过程的结构示意图。
参考图5，提供半导体衬底200，半导体衬底200具有中心区域(II区域)
和边缘区域(I区域)，半导体衬底200表面具有第一层间介质层220和贯穿
中心区域的第一层间介质层220厚度的开口221。
所述半导体衬底200为后续形成MOS晶体管提供工艺平台。
所述半导体衬底200可以是单晶硅，多晶硅或非晶硅；半导体衬底200
也可以是硅、锗、锗化硅、砷化镓等半导体材料；所述半导体衬底200还可
以是其它半导体材料，这里不再一一举例。本实施例中，所述半导体衬底200
的材料为硅。
所述半导体衬底200包括中心区域(II区域)和边缘区域(I区域)，I区
域的半导体衬底200表面低于II区域的半导体衬底200表面。II区域用于后
续形成具有金属栅极结构的MOS晶体管，I区域为半导体衬底200的边缘区
域，后续在形成金属栅极结构的过程中会在I区域形成金属层。
需要说明的是，在形成所述第一层间介质层220和开口221之前，在半
导体衬底200表面形成了伪栅极结构(未图示)，且形成了位于伪栅极结构两
侧半导体衬底200中的源漏区，之后，形成覆盖所述伪栅极结构侧壁的第一
层间介质层220，且第一层间介质层220的顶部表面与所述伪栅极结构的顶部
表面齐平，然后去除所述伪栅极结构，形成开口221。
由于I区域的半导体衬底200表面低于II区域的半导体衬底200表面。
I区域的第一层间介质层220表面低于II区域的第一层间介质层220表面。
所述第一层间介质层220的作用为：后续在第一层间介质层220中形成
导电插塞。
所述第一层间介质层220的材料为氧化硅、氮氧化硅或碳氧化硅。
形成所述第一层间介质层220的方法为：形成覆盖所述半导体衬底200、
伪栅极结构的第一层间介质材料层，所述第一层间介质材料层的整个表面高
于所述伪栅极结构的顶部表面；平坦化所述第一层间介质材料层直至暴露出
所述伪栅极结构的顶部表面，形成第一层间介质层220。
参考图6，在第一层间介质层220表面、开口221(参考图5)底部和侧
壁形成栅介质材料层230；在栅介质材料层230表面形成栅电极材料层231，
中心区域的整个栅电极材料层231表面高于中心区域的第一层间介质层220
表面。
所述栅介质材料层230的材料为HfO2、HfSiO、HfSiON、HfTaO、HfZrO、
Al2O3或ZrO2；形成所述栅介质材料层230的工艺为沉积工艺。所述栅电极
材料层231的材料为Ti、TiW、TiN、Ti、W、Mo或Ru；形成所述栅电极材
料层231的工艺为沉积工艺或电镀工艺。
参考图7，平坦化所述栅介质材料层230(参考图6)和栅电极材料层231
(参考图6)直至暴露出中心区域的第一层间介质层220表面，形成位于中心
区域的第一层间介质层220内的金属栅极结构245，及位于边缘区域的第一层
间介质层220上的金属层243。
所述金属栅极结构245包括位于开口221底部和侧壁的栅介质层242和
位于栅介质层242表面的金属栅电极244。在形成所述金属栅极结构245的同
时在边缘区域的第一层间介质层220表面形成残余介质层241和位于残余介
质层241表面的金属层243。
在形成所述金属栅极结构245的过程中，在边缘区域形成金属层243的
原因为：一方面，在平坦化所述栅介质材料层230和栅电极材料层231的过
程中，由于很难控制边缘区域的研磨精度，使得在边缘区域剩余部分栅电极
材料层231不能被去除；另一方面，当边缘区域的部分栅电极材料层231的
位置低于中心区域的第一层间介质层220的顶部表面时，平坦化所述栅介质
材料层230和栅电极材料层231的过程中，边缘区域的部分栅电极材料层231
不能被研磨到。从而在边缘区域形成金属层243。
所述栅介质层242和残余介质层241的材料为高K介质材料(K大于3.9)，
如HfO2、HfSiO、HfSiON、HfTaO、HfZrO、Al2O3或ZrO2；所述金属层243
和金属栅电极244的材料为金属，如Ti、TiW、TiN、Ti、W、Mo或Ru。
参考图8，在所述金属层243表面形成粘结层250。
所述粘结层250的作用为：分别与金属层243和后续形成的第二层间介
质层相粘结，防止边缘区域的第二层间介质层从金属层243表面脱落。
所述粘结层250的材料为TiN、TaN、AlN、BN、SiN或SiON。
所述粘结层250的厚度为5埃～500埃。
形成所述粘结层250的方法为:在所述金属层243、金属栅极结构245及
第一层间介质层220表面沉积粘结材料层(未图示)；刻蚀去除所述金属栅极
结构245及第一层间介质层220表面的粘结材料层，在所述金属层243表面
形成所述粘结层250。
沉积所述粘结材料层的工艺为原子层沉积工艺或等离子体化学气相沉积
工艺。本实施例中，采用原子层沉积工艺沉积所述粘结材料层。
在实际工艺中，能够在溅射腔室中形成位于金属层243表面的粘结层
250，调整溅射腔室中腔盖和金属栅电极244的距离，使所述腔盖接近金属栅
电极244的表面且暴露出半导体衬底200的缘边区域，然后进行溅射过程，
在进行溅射的过程中，所述腔盖能够阻挡靶材表面的粒子沉积在中心区域，
从而在金属层243表面形成粘结层250。
参考图9，形成所述粘结层250后，形成覆盖中心区域和边缘区域的第
二层间介质层222。
所述第二层间介质层222的材料为氧化硅。
所述第二层间介质层222的作用为：后续在第二层间介质层222中形成
导电插塞。
形成所述第二层间介质层222的工艺为沉积工艺，如等离子体化学气相
沉积。
本实施例的方法形成的MOS晶体管包括：半导体衬底200，半导体衬底
200具有中心区域(II区域)和边缘区域(I区域)；第一层间介质层220，位
于半导体衬底200表面；金属栅极结构245，位于中心区域的第一层间介质层
220内；金属层243，覆盖边缘区域的第一层间介质层220；粘结层250，位
于金属层243表面；第二层间介质层222，覆盖所述边缘区域和中心区域。
第二实施例
图10至图11为本发明第二实施例中MOS晶体管形成过程的示意图。
本实施例中的方法与第一实施例的方法的区别在于：在金属层243、金属
栅极结构245及第一层间介质层220表面形成粘结层。对于本实施例和第一
实施例相同的部分不再详述。
参考图10，图10为在图7基础上形成的示意图，在所述金属层243、金
属栅极结构245及第一层间介质层220表面形成粘结层251。
所述粘结层251的作用为：分别与金属层243和后续形成的第二层间介
质层相粘结，防止边缘区域的第二层间介质层从金属层243表面脱落。
采用沉积工艺形成所述粘结层251，如原子层沉积工艺、等离子体化学气
相沉积工艺或溅射工艺。本实施例中，采用原子层沉积工艺形成所述粘结层
251。
所述粘结层251的材料为TiN、TaN、AlN、BN、SiN或SiON。
所述粘结层251的厚度为5埃～500埃。
参考图11，形成所述粘结层251后，在所述中心区域和边缘区域形成第
二层间介质层222。
形成第一层间介质层222的方法参照第一实施例，不再详述。
本实施例中，形成的MOS晶体管与第一实施例形成的MOS晶体管的区
别在于：粘结层251位于金属层243、金属栅极结构245及第一层间介质层
220表面。
第三实施例
图12至图14为本发明第三实施例中MOS晶体管形成过程的示意图。
本实施例中的方法与第一实施例的方法的区别在于：在形成金属栅极结
构245的同时形成覆盖边缘区域的第一层间介质层220的粘结层。对于本实
施例和第一实施例相同的部分不再详述。
参考图12，图12为在图5基础上形成的示意图，在第一层间介质层220
顶部表面和开口221(参考图5)底部和侧壁形成栅介质材料层230；在栅介
质材料层230表面形成栅电极材料层231，中心区域的整个栅电极材料层231
表面高于中心区域的第一层间介质层220表面；在栅电极材料层231表面形
成粘结膜300。
形成栅介质材料层230、栅电极材料层231的方法参照第一实施例，不再
详述。
所述粘结膜300的材料为TiN、TaN、AlN、BN、SiN或SiON。
所述粘结膜300的厚度为5埃～500埃。
形成所述粘结膜300的方法为沉积工艺，如等离子体化学气相沉积工艺，
原子层沉积工艺等。本实施例中，采用原子层沉积工艺沉积所述粘结膜300。
参考图13，平坦化所述栅介质材料层230、栅电极材料层231和粘结膜
300直至暴露出中心区域的第一层间介质层220表面，在第一层间介质层220
中形成金属栅极结构322，同时在边缘区域的第一层间介质层220上的金属层
320和位于金属层320表面的粘结层330。
所述金属栅极结构322包括位于所述开口221侧壁和底部的栅介质层311
和位于栅介质层311表面的金属栅电极321。在形成所述金属栅极结构322的
同时，在边缘区域的第一层间介质层220表面形成残余介质层310、位于残余
介质层310表面的金属层320和位于金属层320表面的粘结层330。
平坦化所述栅介质材料层230、栅电极材料层231和粘结膜300的工艺为
化学机械研磨工艺。
在边缘区域形成残余介质层310、金属层320和粘结层330的原因为：一
方面，在平坦化所述栅介质材料层230、栅电极材料层231和粘结膜300的过
程中，由于很难控制边缘区域的研磨精度，使得在边缘区域容易剩余部分栅
介质材料层230、栅电极材料层231和粘结膜300；另一方面，当边缘区域的
部分粘结膜300的位置低于中心区域的第一层间介质层220的表面时，边缘
区域的部分粘结膜300、部分栅电极材料层231和部分栅介质材料层230不能
被研磨到。从而在边缘区域形成残余介质层310、金属层320和粘结层330。
所述粘结层330的作用为：分别于金属层320和后续形成的第二层间介
质层相粘结，防止边缘区域的第二层间介质层从金属层320表面脱落。
所述粘结层300的材料为TiN、TaN、AlN、BN、SiN或SiON。
所述粘结层300的厚度为5埃～500埃。
参考图14，平坦化所述栅介质材料层230、栅电极材料层231和粘结膜
300后，形成覆盖中心区域和边缘区域的第二层间介质层340。
形成第二层间介质层340方法参照第一实施例和第二实施例中形成第二
层间介质层222的方法，不再详述。
本实施例中，形成的MOS晶体管和第一实施例中形成的MOS晶体管相
同，不再详述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，
在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保
护范围应当以权利要求所限定的范围为准。