STBC编码的发送方法、接收方法、发射端和接收端技术领域
本发明涉及通信技术领域，尤其涉及STBC编码的发送方法、接收方法、
发射端和接收端。
背景技术
滤波器组多载波(Filter Bank Multi-carrier，简称：FBMC)是一种多载波调
制技术，相对于正交频分复用(Orthogonal Frequency Division Multiplexing，简
称：OFDM)，FBMC具有更低的带外辐射和更高的频谱效率，具有良好的应用
前景。FBMC典型的实现方案是使用正交频分复用(OFDM)/偏置正交幅度调
制(Offset Quadrature Amplitude Modulation，简称：OQAM)技术。之所以叫这
个名字，是因为它的实现方案和OFDM有较强的相似性。但和OFDM不同的是，
OFDM/OQAM发送的是纯实数或者纯虚数的OQAM符号，它利用原型滤波器
的实数域正交特性实现发射信号在频域和时域的正交。此外，由于原型滤波器
良好的时频局域特性，OFDM/OQAM在不需要添加循环前缀(Cyclic Prefix，简
称：CP)的前提下即可在衰落信道中达到较好的传输性能，和OFDM相比，提
高了系统的吞吐量。除此之外，OFDM/OQAM在某些文献中也被叫做
FBMC/OQAM。在本文中，FBMC，OFDM/OQAM和FBMC/OQAM代表的是
同一个意思。
多天线发射分集技术能够有效地对抗信道衰落，提高通信系统的可靠性。
Alamouti编码是一种经典的基于发射分集的空时编码方案，能够有效地对抗信
道衰落，提高通信系统的可靠性。但是FBMC存在时频数据块在时域上拖尾较
长的问题，往往造成时域开销巨大，因而FBMC很难与Alamouti编码结合。
现有技术提出了一种块状空时分组码(Space-Time Block Code，简称：STBC)
方案，该方案是FBMC和Alamouti结合的一种主流思路。该方案的编码方案请
参见图1。如图1所示，cij和eij为纯实数或纯虚数，*表示复数的共轭。标有0
的时频区域为保护间隔，此区域内不能发送有效的数据，用于相邻数据块间的
相互干扰。保护间隔的长度由原型滤波器拖尾长度决定。在下面的描述中，上
图中数据块内每一列数据称为一个FBMC符号，以下简称符号。虽然上述数据
块空时编码方案使得接收端获得的数据具有Alamouti码的特性，但数据块间的
保护间隔造成了极大的时频开销。
发明内容
本发明实施例提供了STBC编码的发送方法、接收方法、发射端和接收端，
通过对STBC码块产生的拖尾信号进行拖尾截断和拖尾叠加，可以降低保护间隔
造成时域开销。
本发明实施例第一方面提供了一种STBC编码的发送方法，包括：
发射端生成第一、第二、第三和第四STBC码块，分别根据所述第一、第
二、第三和第四STBC码块生成第一、第二、第三和第四FBMC信号，所述FBMC
信号包含拖尾，分别对所述第一、第三FBMC信号进行后拖尾截短操作，以及，
分别对所述第二和第四FBMC信号进行前拖尾截短操作，将所述第一FBMC信
号的后拖尾和所述第二FBMC信号的前拖尾交叠相加，并映射在第一天线上，
将所述第三FBMC信号的后拖尾和所述第四FBMC信号的前拖尾交叠相加，并
映射在第二天线上。
在该技术方案中，发射端通过对STBC码块产生的拖尾信号进行拖尾截断
和拖尾叠加，可以降低保护间隔造成时域开销。
在第一方面的第一种可能的实施方式中，发射端可以生成分别对所述第一、
第二、第三和第四FBMC信号进行拖尾截短操作的第一、第二、第三和第四窗
函数，分别通过所述第一、第二、第三和第四窗函数对所述第一、第二、第三
和第四FBMC信号进行拖尾截短操作。
在该技术方案中，通过窗函数对FBMC信号进行截短操作，实现复杂度低，
容易操作。
在第一方面的第二种可能的实施方式中，发射端可以分别对所述第一、第
三FBMC信号进行后拖尾截取获得第一、第三拖尾信号，以及，分别对所述第
二、第四FBMC信号进行前拖尾截取获得第二、第四拖尾信号，分别通过分析
滤波器组对所述第一、第二、第三和第四拖尾信号进行处理，获得第一、第二、
第三和第四频域拖尾抵消信号，通过所述第一、第二、第三和第四频域拖尾抵
消信号分别构造第一、第二、第三和第四拖尾抵消信号，分别将所述第一、第
二、第三和第四FBMC信号减去所述第一、第二、第三和第四拖尾抵消信号，
得到拖尾抵消后的第一、第二、第三和第四FBMC信号。
在该技术方案中，根据系统能够承受的ICI和ISI合理设计用于截短的窗函
数，采用tail shortening方式，能够在较小ICI/ISI的条件下获得较好的截断效果。
结合第一方面的第二种可能的实现方式，在第三种可能的实现方式中，发
射端在分别将所述第一、第二、第三和第四FBMC信号减去所述第一、第二、
第三和第四拖尾抵消信号，得到拖尾抵消后的第一、第二、第三和第四FBMC
信号之后，还可以对拖尾抵消后的所述第一、第二、第三和第四FBMC信号进
行拖尾截断操作。
在该技术方案中，发射端对拖尾抵消后的FBMC信号再进行拖尾截短操作，
可以更彻底的去除拖尾信号。
结合第一方面的第二种或第三种中任一中可能的实现方式，在第四种可能
的实现方式中，发射端在将所述第一、第二、第三和第四FBMC信号减去所述
第一、第二、第三和第四拖尾抵消信号，得到拖尾抵消后的第一、第二、第三
和第四FBMC信号之后，还可以进一步判断拖尾抵消后的所述第一、第二、第
三和第四FBMC信号的拖尾的幅度或功率是否达到预设门限值，若是，返回执
行所述分别对所述第一、第三FBMC信号进行后拖尾截取获得第一、第三拖尾
信号，以及，分别对所述第二、第四FBMC信号进行前拖尾截取获得第二、第
四拖尾信号的步骤，其中，返回执行时，所述第一、第二、第三和第四FBMC
信号为拖尾抵消后的所述第一、第二、第三和第四FBMC信号。
结合第一方面或第一方面的第一种至第四种中任一种可能的实现方式，在
第五种可能的实现方式中，所述第一FBMC信号的后拖尾和所述第二FBMC信
号的前拖尾交叠相加的长度等于所述第一FBMC信号的后拖尾或者所述第二
FBMC信号的前拖尾的长度，且所述第一FBMC信号的后拖尾和所述第二FBMC
信号的前拖尾的长度相等；或者，所述第一FBMC信号的后拖尾和所述第二
FBMC信号的前拖尾交叠相加后的信号的总长度等于整数倍FBMC符号长度；
所述第三FBMC信号的后拖尾和所述第四FBMC信号的前拖尾交叠相加的
长度等于所述第三FBMC信号的后拖尾或者所述第四FBMC信号的前拖尾的长
度，且所述第三FBMC信号的后拖尾和所述第四FBMC信号的前拖尾的长度相
等；或者，所述第三FBMC信号的后拖尾和所述第四FBMC信号的前拖尾交叠
相加后的信号的总长度等于整数倍FBMC符号长度。
结合第一方面或第一方面的第一种至第五种中任一项可能的实现方式，在
第六种可能的实现方式中，发射端可以获取待发送的STBC码块，所述待发送
的STBC码块为发射天线即将在子载波上发送的信号，根据所述待发送的STBC
码块生成所述第一、第二、第三和第四STBC码块，其中，所述待发送的STBC
码块包括2*M*N个数据，且M和N都为大于1的整数。
结合第一方面的第六种中可能的实现方式，在第七种可能的实现方式中，
发射端可以将所述待发送的STBC码块分为第一子STBC码块和第二子STBC
码块，所述第一STBC码块是所述第一子STBC码块，或者是通过所述第一子
STBC码块在第一指定位置乘以-1得到的，所述第三STBC码块是所述第二子
STBC码块，或者是通过所述第二子STBC码块在第二指定位置乘以-1得到的，
所述第二STBC码块是通过对所述第三STBC码块按列倒序排列、在每一列乘
以-1并取复共轭得到的，所述第四STBC码块是通过对所述第一STBC码块按
列倒序排列并取复共轭得到的。
结合第一方面的第六种中可能的实现方式，在第八种可能的实现方式中，
发射端可以将所述待发送的STBC码块分为第一子STBC码块和第二子STBC
码块，所述第一STBC码块是所述第一子STBC码块，或者是通过所述第一子
STBC码块在第一指定位置乘以-1得到的，所述第三STBC码块是所述第二子
STBC码块，或者是通过所述第二子STBC码块在第二指定位置乘以-1得到的，
所述第二STBC码块是通过对所述第三STBC码块按列倒序排列并在每一列乘
以-1并取复共轭得到的，所述第四STBC码块是通过对所述第一STBC码块按
列倒序排列得到的。
在上述两种技术方案中，发射端可以解决数据块间的相互干扰。
结合第一方面或第一方面的第一种至第八种中任一种可能的实现方式，在
第九种可能的实现方式中，发射端可以将所述第一STBC码块映射在第一天线
的连续M个子载波上的连续N个符号上，并通过预设处理方式处理获得所述第
一FBMC信号，将所述第二STBC码块映射在所述第一天线中和第一STBC码
块时域相邻、频域位置相同的连续M个子载波上的连续N个符号上，并通过所
述预设处理方式处理获得所述第二FBMC信号，将所述第三STBC码块映射在
第二天线中和所述第一STBC码块相同的时频位置上，并通过所述预设处理方
式处理获得所述第三FBMC信号，将所述第四STBC码块映射在所述第二天线
中和所述第二STBC码块相同的时频位置上，并通过所述预设处理方式处理获
得所述第四FBMC信号。
本发明第二方面提供了一种发射端，包括码块生成模块、FBMC信号生成
模块、截短操作模块以及发射模块，所述发射端通过上述模块实现第一方面的
部分或全部方法。
本发明第三方面提供了一种发射端，包括网络端口、存储器以及处理器，
其中存储器中存储一组STBC编码的发射程序，且处理器用于调用存储器中存
储的所述程序，所述程序执行时包括第一方面的部分或全部步骤。
本发明第四方面提供了一种计算机存储介质，所述计算机存储介质存储有
程序，所述程序执行时包括第一方面的部分或全部步骤。
本发明第五方面提供了一种STBC编码的接收方法，包括，
接收端获取传输时隙内的FBMC信号，所述FBMC信号是通过拖尾截短处
理的，确定前拖尾长度和后拖尾长度，在所述FBMC信号的前端补上和所述前
拖尾长度相同个数个零，在所述FBMC信号的后端补上和所述后拖尾长度相同
个数个零，将拖尾处理后的所述FBMC信号通过Alamouti合并处理。
本发明第六方面提供了一种接收端，包括FBMC信号获取模块、拖尾长度
确定模块、第一处理模块以及第二处理模块，所述发射端通过上述模块实现第
二方面的部分或全部方法。
本发明第七方面提供了一种发射端，包括网络端口、存储器以及处理器，
其中存储器中存储一组STBC编码的接收程序，且处理器用于调用存储器中存
储的所述程序，所述程序执行时包括第五方面的部分或全部步骤。
本发明第八方面提供了一种计算机存储介质，所述计算机存储介质存储有
程序，所述程序执行时包括第五方面的部分或全部步骤。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例中所需要
使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实
施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以
根据这些附图获得其他的附图。
图1是现有技术多天线分集编码示意图；
图2是本发明实施例提供的一种STBC编码的发送方法流程示意图；
图3是基于扩展IFFT的发射机结构示意图；
图4是基于多相滤波器组的发射机示意图；
图5是基于多相滤波器组的发射机生成的FBMC信号的示意图；
图6是FBMC原始信号的窗函数示意图；
图7是另一种FBMC原始信号的窗函数示意图；
图8是通过图6中的窗函数对FBMC原始信号加窗截短示意图；
图9是基于扩展FFT的分析滤波器组操作实现框图；
图10是基于多相滤波器组的分析滤波器组操作实现框图；
图11是对拖尾截短后的FBMC信号进行交叠相加示意图；
图12是本发明实施例提供的一种STBC编码的接收方法流程示意图；
图13是本发明实施例提供的一种发射端的结构示意图；
图14是图13提供的发射端中截短操作模块的一种示意图；
图15是图13提供的发射端中截短操作模块的另一种示意图；
图16是图13提供的发射端中码块生成模块的一种示意图；
图17是本发明实施例提供的另一种发射端的结构示意图；
图18是本发明实施例提供的一种接收端的结构示意图；
图19是本发明实施例提供的另一种接收端的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清
楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部
的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳
动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图2，图2是本发明实施例提供的一种STBC编码的发送方法流程示
意图。如图2所示所述方法可以包括：
步骤S201，生成第一、第二、第三和第四STBC码块。
可选的，发射端可以通过以下两个步骤生成第一、第二、第三和第四STBC
码块。
步骤一：发射端可以获取待发送的STBC码块，所述待发送的STBC码块
为发射天线即将在子载波上发送的信号，其中，所述待发送的STBC码块包括
2*M*N个数据，且M和N都为大于1的整数。
具体实现中，当待发送的STBC码块中的数据的个数小于2*M*N时，可以
以0补齐。获取待发送的STBC码块的具体实现可参考现有技术，本发明实施
例在此不作限制。优选地，该STBC码块全部为纯实数，或者该STBC码块全
部为纯虚数。现有技术中，可能存在多种调制方式，使得待发送的STBC码块
全部为纯实数，或者全部为纯虚数，例如，OQAM调制方式等等。
步骤二：发射端再根据所述待发送的STBC码块生成所述第一、第二、第
三和第四STBC码块。
具体实现中，由于下面使用矩阵对各STBC码块进行描述，因而一个STBC
码块也称为一个数据矩阵。本发明实施例中，包含2*M*N个数据的STBC码块
可视为一个数据处理单位，基站按STBC码块的大小逐个生成发射天线的FBMC
信号。生成上述的STBC码块有多种不同的实施方式，只要能够使接收端接收
到的各码块符号满足Alamouti特征即可，具体的实施方式，可以是协议规定的，
或者由发射端和接收端协商决定。这里给出两种典型的实施方式：
方式一：发射端可以将所述待发送的STBC码块分为第一子STBC码块和
第二子STBC码块，所述第一STBC码块是所述第一子STBC码块，或者是通
过所述第一子STBC码块在第一指定位置乘以-1得到的，所述第三STBC码块
是所述第二子STBC码块，或者是通过所述第二子STBC码块在第二指定位置
乘以-1得到的，所述第二STBC码块是通过对所述第三STBC码块按列倒序排
列、在每一列乘以-1并取复共轭得到的，所述第四STBC码块是通过对所述第
一STBC码块按列倒序排列并取复共轭得到的。
具体实现中，假设，第一子STBC码块为数据矩阵1，第二子STBC码块为
数据矩阵2，分别包含ai,j,1≤i≤M,1≤j≤N和bk,l,1≤k≤M,1≤l≤N，具体如下所示：
数据矩阵1：
数据矩阵2：
此时，发射端可在第一天线和第二天线分别使用总数为M的子载波发送数
据，每个子载波上在2N个符号上总共发送2N个数数据，即每个子载波每个符
号发送一个数据，每个天线均需要发送两组数据。根据数据矩阵1和数据矩阵2，
基站可确定第一数据矩阵、第二数据矩阵、第三数据矩阵和第四数据矩阵。其
中，第一数据矩阵等于数据矩阵1或者等于数据矩阵1在指定位置乘以-1，第三
数据矩阵等于数据矩阵2或者等于数据矩阵2在另一指定位置乘以-1，第二数据
矩阵等于通过对第三数据矩阵按列倒序排列、在每一列乘以-1并取复共轭得到
的数据矩阵，该第四数据矩阵等于通过对该第一数据矩阵按列倒序排列并取复
共轭得到的数据矩阵。应指出的是，所述指定位置可以是相同的位置也可以是
不同的位置，由协议规定或者收发机协商决定。
可选的，作为一个实施例，具体有：
第一数据矩阵为：
第二数据矩阵为：
第三数据矩阵为：
第四数据矩阵为：
方式二：发射端可以将所述待发送的STBC码块分为第一子STBC码块和
第二子STBC码块，所述第一STBC码块是所述第一子STBC码块，或者是通
过所述第一子STBC码块在第一指定位置乘以-1得到的，所述第三STBC码块
是所述第二子STBC码块，或者是通过所述第二子STBC码块在第二指定位置
乘以-1得到的，所述第二STBC码块是通过对所述第三STBC码块按列倒序排
列并在每一列乘以-1并取复共轭得到的，所述第四STBC码块是通过对所述第
一STBC码块按列倒序排列得到的。
具体实现中，假设，第一子STBC码块为数据矩阵1，第二子STBC码块为
数据矩阵2，分别包含ai,j,1≤i≤M,1≤j≤N和bk,l,1≤k≤M,1≤l≤N，数据矩阵1和
数据矩阵2具体如上所示。
此时，基站可在第一天线和第二天线分别使用总数为M的子载波发送数据，
每个子载波上在2N个符号上总共发送2N个数数据，即每个子载波每个符号发
送一个数据，每个天线均需要发送两组数据。根据数据矩阵1和数据矩阵2，基
站可确定第一数据矩阵、第二数据矩阵、第三数据矩阵和第四数据矩阵。其中，
第一数据矩阵等于数据矩阵1或者等于数据矩阵1在指定位置乘以-1，第三数据
矩阵等于数据矩阵2或者等于数据矩阵2在另一指定位置乘以-1，第二数据矩阵
等于通过对第三数据矩阵按列倒序排列并在每一列乘以-1得到的数据矩阵，该
第四数据矩阵等于通过对该第一数据矩阵按列倒序排列得到的数据矩阵。应指
出的是，所述指定位置可以是相同的位置也可以是不同的位置，由协议规定或
者收发机协商决定。
可选的，作为一个实施例，具体有：
第一数据矩阵：
第二数据矩阵：
第三数据矩阵：
第四数据矩阵：
步骤S202，分别根据所述第一、第二、第三和第四STBC码块生成第一、
第二、第三和第四FBMC信号，所述FBMC信号包含拖尾。
可选的，发射端可以将所述第一STBC码块映射在第一天线的连续M个子
载波上的连续N个符号上，并通过预设处理方式处理获得所述第一FBMC信号，
将所述第二STBC码块映射在所述第一天线中和第一STBC码块时域相邻、频
域位置相同的连续M个子载波上的连续N个符号上，并通过所述预设处理方式
处理获得所述第二FBMC信号，将所述第三STBC码块映射在第二天线中和所
述第一STBC码块相同的时频位置上，并通过所述预设处理方式处理获得所述
第三FBMC信号，将所述第四STBC码块映射在所述第二天线中和所述第二
STBC码块相同的时频位置上，并通过所述预设处理方式处理获得所述第四
FBMC信号。
其中，所述预设处理方式可以采用任意一种现有技术，具体可参考现有技
术中的扩展IFFT方法或者多相滤波器组方法，如图3和图4所示。
此时，各STBC码块生成的FBMC信号如图5所示，信号两侧平滑下降的
一段时间的信号即前述的拖尾信号，它是滤波过程中自然产生的，它的长度和
滤波器的长度有关。若不对该拖尾信号进行处理，该拖尾在进行多天线发射分
集时将会造成极大的开销。
步骤S203，分别对所述第一、第三FBMC信号进行后拖尾截短操作，以及，
分别对所述第二和第四FBMC信号进行前拖尾截短操作。
这里的拖尾截短操作有多种可选的实施方式，只要满足截短操作产生较小
的载波间干扰(Inter-Carrier Interference，简称：ICI)/符号间干扰(Inter-Symbol
Interference，简称：ISI)即可。虽然两个数据块进行发送分集时只需对第一、
第三FBMC信号后拖尾截短，对第二、第四FBMC信号前拖尾截短，但也不排
除时域上连续多个FBMC数据块进行发送分集等其他原因时，需要对各FBMC
信号前后拖尾都进行截短操作的情况。并且只对一边拖尾进行截短可以看作是
对两边截短的特殊情况，这取决于相应截短参数的设置和相应截短窗函数的设
计。
为了对截短操作进行描述，这里先通过一个例子来解释拖尾长度。假设
FBMC信号的子载波间隔是F，原型滤波器的交叠系数是K，一个FBMC的信
号传输块(上述一个STBC码块生成的信号)内包含N个OFDM/OQAM符号。
则FBMC信号的长度将为其中，中心的长度为信号的主体部
分，而两侧的各时间长度内的信号分别为信号的前拖尾和后拖尾。为了后
续表述的方便，这里将一个未进行任何拖尾截断操作的FBMC信号称为原始的
FBMC信号，原始FBMC信号分为三个部分：信号主体部分、原始前拖尾和原
始后拖尾，其位置关系如图6所示，信号主体部分包含了原始FBMC信号中的
主要能量。信号主体部分的开始时间和结束时间分别对应前拖尾的结束时间和
后拖尾的开始时间。
在一种可选的实施方式中，发射端可以通过窗函数对FBMC信号进行截短
操作。具体的，发射端可以生成分别对所述第一、第二、第三和第四FBMC信
号进行拖尾截短操作的第一、第二、第三和第四窗函数，分别通过所述第一、
第二、第三和第四窗函数对所述第一、第二、第三和第四FBMC信号进行拖尾
截短操作。其中，窗函数的长度和原始FBMC信号一致，取值于0到1之间。
窗函数在信号主体部分，或者在信号主体部分以及与之相邻的一部分原始前拖
尾和原始后拖尾为1，其左端和右端为0，两端0区间的长度可以不一致，取决
于具体设计。窗函数在信号主体部分为1，其余部分为0的示意图可以如图6所
示；窗函数在信号主体部分以及与之相邻的一部分原始前拖尾为1，其余部分为
0的示意图可以如图7所示。窗函数值为0的部分和值为1的部分之间为过渡部
分，过渡部分长度和取值取决于具体的需求和设计。
具体实现中，发射端把设计好的窗函数和FBMC原始信号对应相乘。窗函
数值为0的位置对于的信号被截断，窗函数值为1对应的FBMC信号取值不变，
过渡部分对应位置的信号被平滑截取。窗函数在信号主体部分为1，其余部分为
0时，截短后的信号示意图可以如图8所示。需要说明的是，上述截短操作的效
果是：保持原始FBMC信号主体部分，或者主体部分以及与之相邻的一部分原
始前拖尾和/或原始后拖尾不变，临近主体的拖尾部分被平滑截取，最两边的拖
尾被直接截断。因而只要能够满足此效果的操作都可以看作是截短操作的一种
实施。
在一另种可选的实施方式中，发射端可以通过以下步骤实现拖尾截短操作：
本发明实施例根据系统能够承受的ICI和ISI合理设计用于截短的窗函数，能够
在较小ICI/ISI的条件下获得较好的截断效果。
步骤一：可以分别对所述第一、第三FBMC信号进行后拖尾截取获得第一、
第三拖尾信号，以及，分别对所述第二、第四FBMC信号进行前拖尾截取获得
第二、第四拖尾信号。具体的，假设原始FBMC信号是s(t),0≤t≤T，假设t0是
前拖尾的结束时间，t1是后拖尾的开始时间。则截取后的前拖尾信号x0(t)，后拖
尾信号x1(t)分别为：
需要说明的是，这里对第一和第三FBMC信号截取后拖尾，对第二和第四
FBMC信号截取前拖尾，尽管理论上可以把如上文所述的完整的拖尾截取下来
进行后续的处理，但是实际操作时，也可以不把完整的拖尾完全取出。这是因
为下文步骤中所涉及的拖尾抵消信号的构建不是理想的，因此信号实际上会有
一定的损伤，而减少用于拖尾抵消信号的数据量，可以减小后续拖尾抑制操作
对信号的损伤。
在又一种可选的实施方式中，发射端可以直接截取所述第一、第三FBMC
信号的后拖尾，以及，直接截取所述第二、第四FBMC信号的前拖尾。具体截
取方式本发明不限定。
步骤二：分别通过分析滤波器组对所述第一、第二、第三和第四拖尾信号
进行处理，获得第一、第二、第三和第四频域拖尾抵消信号。具体的，可以通
过接收机的分析滤波器组对截取的拖尾信号进行处理，得到频域的拖尾抵消信
号A(即上述的频域拖尾抵消信号)，A是一个矩阵，A的第p行第q列元素A(p,q)
如下：
其中，为取实部操作，g(t)为OFDM-OQAM系统发射端使用的原型滤波
器，M为子载波个数，p表示第p个子载波、q为第q个实数符号，矩阵A的行
表示频域，列表示时间；
上述公式为分析滤波器组的数学描述，在实际实现中，可以采用任意一种
现有技术进行分析滤波器组处理，例如图9和图10中分别所示的扩展FFT方法
和多相滤波器组方法。
步骤三：通过所述第一、第二、第三和第四频域拖尾抵消信号分别构造第
一、第二、第三和第四拖尾抵消信号。具体的，如前所述，在一个信号传输时
隙内的包含了N个OFDM/OQAM符号，假设这些符号中映射有数据的子载波
编号的集合是L。则对于前拖尾，将分析滤波之后的数据A中只保留行属于集
合L、且列在前2K-1范围内的元素，其它元素置为零；对于后拖尾，则将分析
滤波之后的数据A中只保留行属于集合L、且列在最后2K-1范围内的元素，其
它元素置为零。得到的结果记作矩阵B，其元素B(p,q)如下：
前拖尾：
后拖尾：
用上述数据经过FBMC发射机，重新合成一个FBMC信号(即上述的拖尾
抵消信号)y(t)，即
步骤四：分别将所述第一、第二、第三和第四FBMC信号减去所述第一、
第二、第三和第四拖尾抵消信号，得到拖尾抵消后的第一、第二、第三和第四
FBMC信号。具体的，将s(t)与y(t)相减，得到c(t)(即上述的拖尾抵消后的FBMC
信号)，c(t)＝s(t)-y(t)。
进一步的，由于拖尾抵消信号往往不能和原拖尾信号完全相同，所以c(t)仍
将包含残留的拖尾信号。可选额，若c(t)的拖尾的幅度或功率达到预设门限值，
发射端可以返回执行本可选的实施方式中的步骤一，并用c(t)替代步骤一中的
FBMC信号，即重复执行步骤一至步骤四，直到当c(t)的拖尾幅度低于预设门限
值。
再进一步的，所述拖尾截短操作还可以包括：
步骤五，对拖尾抵消后的所述第一、第二、第三和第四FBMC信号进行拖
尾截断操作。具体的，发射端可以对拖尾抵消后的所述第一、第三FBMC信号t1
以后的拖尾部分直接去掉，对拖尾抵消后的所述第二、第四FBMC信号t0以前
的拖尾部分直接去掉，或者采用窗函数对拖尾抵消后的所述第一、第二、第三
和第四FBMC信号进行截短操作。可理解的是，前述的直接去掉拖尾可以看作
是窗函数为矩形的特殊情况。
步骤S204，将所述第一FBMC信号的后拖尾和所述第二FBMC信号的前拖
尾交叠相加，并映射在第一天线上，将所述第三FBMC信号的后拖尾和所述第
四FBMC信号的前拖尾交叠相加，并映射在第二天线上。
具体的，对拖尾截短后的第一、第二、第三和第四FBMC信号，将第一FBMC
信号的后拖尾和第二FBMC信号的前拖尾交叠相加，并映射在天线1上进行发
送，将第三FBMC信号的后拖尾和第四FBMC信号的前拖尾交叠相加，并映
射在天线2上进行发送，信号交叠相加的示意图如图11所示。
具体实现中，发射端首先确定FBMC信号交叠的长度T0，该长度可以事先
约定，也可以由发射端和接收端通过信令交互协商确定，系统可以承受的ICI/ISI
水平是确定该长度的一个重要因素；再根据交叠长度T0，把截短后的第一FBMC
信号的后拖尾和第二FBMC信号的前拖尾交叠相加，把第三FBMC信号的后拖
尾和第四FBMC信号的前拖尾交叠相加。具体地，若采用信号离散时间采样来
描述，设拖尾截短后，第一(第三)FBMC信号为a0,a1,...aN-L,aN-L+1,...,aN-1，第二(第
四)FBMC信号为b0,b1,...,bL-1,bL,...,bM-1，其中M，N，L为正整数，M，N是FBMC
信号对于的离散采样点数，L为交叠长度T0对应的离散采样点数。通过交叠相加
得到信号sT＝[a0,a1,...,aN-L-1,aN-L+b0,aN-L+1+b1,...,aN-1+bL-1,bL,...,bM-1]；把第一和第二FBMC信
号交叠相加的结果映射到天线一上并发送，把第三和第四FBMC信号交叠相加
的结构映射到天线二上并发送。
在一种可选的实施方式中，交叠相加的长度T0等于拖尾截短操作后剩余的拖
尾部分的长度。即所述第一FBMC信号的后拖尾和所述第二FBMC信号的前拖
尾交叠相加的长度等于所述第一FBMC信号的后拖尾或者所述第二FBMC信号
的前拖尾的长度，且所述第一FBMC信号的后拖尾和所述第二FBMC信号的前
拖尾的长度相等；所述第三FBMC信号的后拖尾和所述第四FBMC信号的前拖
尾交叠相加的长度等于所述第三FBMC信号的后拖尾或者所述第四FBMC信号
的前拖尾的长度，且所述第三FBMC信号的后拖尾和所述第四FBMC信号的前
拖尾相等。
在另一种可选的实施方式中，由于在一些系统中，信号以固定的帧结构进
行传输，而帧的长度通常为整数倍符号的长度。因此，交叠相加的长度T0需满足
使交叠后的信号总长度等于整数倍FBMC符号长度。即所述第一FBMC信号的
后拖尾和所述第二FBMC信号的前拖尾交叠相加后的信号的总长度等于整数倍
FBMC符号长度；所述第三FBMC信号的后拖尾和所述第四FBMC信号的前拖
尾交叠相加后的信号的总长度等于整数倍FBMC符号长度。
请参阅图12，图12为本发明实施例提供的一种STBC编码的接收方法的流
程示意图；如图12所示所述方法可以包括：
步骤S121，获取传输时隙内的FBMC信号，所述FBMC信号是通过拖尾截
短处理的。需要说明的是，接收机如何检测到传输时隙内的FBMC信号是本领
域技术人员可理解的，在此不再赘述。
步骤S122，确定前拖尾长度和后拖尾长度。其中，所述前拖尾长度和后拖
尾长度可以是事先约定好的，发射机和接收机都按照事先约定即可；也可以是
发射端和接收端通过信令交互协商确定，本发明不限定。
步骤S123，在所述FBMC信号的前端补上和所述前拖尾长度相同个数个零，
在所述FBMC信号的后端补上和所述后拖尾长度相同个数个零。其中，拖尾长
度可以用采样点的个数来表示，所以相同个数个零指的是和拖尾长度的采样点
个数相同个数的零。具体的，发射端在获取到FBMC信号和拖尾长度后，可以
在所述FBMC信号的前端补上和所述前拖尾长度相同个数个零，在所述FBMC
信号的后端补上和所述后拖尾长度相同个数个零，以使接收到的FBMC信号具
有Alamouti码特性。
步骤S124，将拖尾处理后的所述FBMC信号通过Alamouti合并处理。具体
的，补完零之后的FBMC信号处理和一般的FBMC接收机相同，把接收的时域
FBMC信号变成频域，由于发射端STBC编码满足Alamouti特性，因而和通常
的Alamouti合并一样进行后续处理，再进行解调译码，在此不再赘述。
请参阅图13，图13为本发明实施例提供的一种发射端的结构示意图；如图
13所示所述发射端13至少可以包括码块生成模块131、FBMC信号生成模块
132、截短操作模块133以及发射模块134，其中：
码块生成模块131生成第一、第二、第三和第四STBC码块，FBMC信号
生成模块132分别根据所述第一、第二、第三和第四STBC码块生成第一、第
二、第三和第四FBMC信号，所述FBMC信号包含拖尾，截短操作模块133，
用于分别对所述第一、第三FBMC信号进行后拖尾截短操作，以及，分别对所
述第二和第四FBMC信号进行前拖尾截短操作，发射模块134，用于将所述第
一FBMC信号的后拖尾和所述第二FBMC信号的前拖尾交叠相加，并映射在第
一天线上，将所述第三FBMC信号的后拖尾和所述第四FBMC信号的前拖尾交
叠相加，并映射在第二天线上。
在一种可选的实施方式中，所述截短操作模块133如图14所示进一步可以
包括窗函数生成单元1331以及截短操作单元1332，其中：
窗函数生成单元1331生成分别对所述第一、第二、第三和第四FBMC信号
进行拖尾截短操作的第一、第二、第三和第四窗函数，截短操作单元1332分别
通过所述第一、第二、第三和第四窗函数对所述第一、第二、第三和第四FBMC
信号进行拖尾截短操作。
在另一种可选的实施方式中，所述截短操作模块133如图15所示进一步可
以包括截取单元1333、分析滤波器组1334、拖尾抵消信号获取单元1335以及
拖尾抵消单元1336，其中：
截取单元1333分别对所述第一、第三FBMC信号进行后拖尾截取获得第一、
第三拖尾信号，以及，分别对所述第二、第四FBMC信号进行前拖尾截取获得
第二、第四拖尾信号，分析滤波器组1334对所述第一、第二、第三和第四拖尾
信号进行处理，获得第一、第二、第三和第四频域拖尾抵消信号，拖尾抵消信
号获取单元1335通过所述第一、第二、第三和第四频域拖尾抵消信号分别构造
第一、第二、第三和第四拖尾抵消信号，拖尾抵消单元1336分别将所述第一、
第二、第三和第四FBMC信号减去所述第一、第二、第三和第四拖尾抵消信号，
得到拖尾抵消后的第一、第二、第三和第四FBMC信号。
进一步的，所述截短操作模块133如图15所示进一步还可以包括截断单元
1337，用于对拖尾抵消后的所述第一、第二、第三和第四FBMC信号进行拖尾
截断操作。
再进一步的，所述截短操作模块133如图15所示进一步还可以包括判断单
元1338，用于判断拖尾抵消后的所述第一、第二、第三和第四FBMC信号的拖
尾的幅度或功率是否达到预设门限值，若是，触发所述截取单元1333分别对所
述第一、第三FBMC信号进行后拖尾截取获得第一、第三拖尾信号，以及，分
别对所述第二、第四FBMC信号进行前拖尾截取获得第二、第四拖尾信号的步
骤，其中，所述第一、第二、第三和第四FBMC信号为拖尾抵消后的所述第一、
第二、第三和第四FBMC信号。
需要说明的是，图14和图15所示的截短操作模块可以在同一个发射端中，
也就是说，一个发射端可以同时包括图14和图15所示的截短操作模块；图14
和图15所示的截短操作模块也可以在不同的发射端中，本发明不限定。
可选的，所述第一FBMC信号的后拖尾和所述第二FBMC信号的前拖尾交
叠相加的长度等于所述第一FBMC信号的后拖尾或者所述第二FBMC信号的前
拖尾的长度，且所述第一FBMC信号的后拖尾和所述第二FBMC信号的前拖尾
的长度相等；或者，所述第一FBMC信号的后拖尾和所述第二FBMC信号的前
拖尾交叠相加后的信号的总长度等于整数倍FBMC符号长度；
所述第三FBMC信号的后拖尾和所述第四FBMC信号的前拖尾交叠相加的
长度等于所述第三FBMC信号的后拖尾或者所述第四FBMC信号的前拖尾的长
度，且所述第三FBMC信号的后拖尾和所述第四FBMC信号的前拖尾的长度相
等；或者，所述第三FBMC信号的后拖尾和所述第四FBMC信号的前拖尾交叠
相加后的信号的总长度等于整数倍FBMC符号长度。
所述码块生成模块131如图16所示进一步可以包括码块获取单元1311以
及码块生成单元1312，其中：
码块获取单元1311获取待发送的STBC码块，所述待发送的STBC码块为
发射天线即将在子载波上发送的信号，码块生成单元1312根据所述待发送的
STBC码块生成所述第一、第二、第三和第四STBC码块，其中，所述待发送的
STBC码块包括2*M*N个数据，且M和N都为大于1的整数。
在一种可选的实施方式中，所述码块获取单元1311可以将所述待发送的
STBC码块分为第一子STBC码块和第二子STBC码块，所述第一STBC码块是
所述第一子STBC码块，或者是通过所述第一子STBC码块在第一指定位置乘
以-1得到的，所述第三STBC码块是所述第二子STBC码块，或者是通过所述
第二子STBC码块在第二指定位置乘以-1得到的，所述第二STBC码块是通过
对所述第三STBC码块按列倒序排列、在每一列乘以-1并取复共轭得到的，所
述第四STBC码块是通过对所述第一STBC码块按列倒序排列并取复共轭得到
的。
在另一种可选的实施方式中，所述码块获取单元1311可以将所述待发送的
STBC码块分为第一子STBC码块和第二子STBC码块，所述第一STBC码块是
所述第一子STBC码块，或者是通过所述第一子STBC码块在第一指定位置乘
以-1得到的，所述第三STBC码块是所述第二子STBC码块，或者是通过所述
第二子STBC码块在第二指定位置乘以-1得到的，所述第二STBC码块是通过
对所述第三STBC码块按列倒序排列并在每一列乘以-1并取复共轭得到的，所
述第四STBC码块是通过对所述第一STBC码块按列倒序排列得到的。
可选的，所述FBMC信号生成模块132可以将所述第一STBC码块映射在
第一天线的连续M个子载波上的连续N个符号上，并通过预设处理方式处理获
得所述第一FBMC信号，将所述第二STBC码块映射在所述第一天线中和第一
STBC码块时域相邻、频域位置相同的连续M个子载波上的连续N个符号上，
并通过所述预设处理方式处理获得所述第二FBMC信号，将所述第三STBC码
块映射在第二天线中和所述第一STBC码块相同的时频位置上，并通过所述预
设处理方式处理获得所述第三FBMC信号，将所述第四STBC码块映射在所述
第二天线中和所述第二STBC码块相同的时频位置上，并通过所述预设处理方
式处理获得所述第四FBMC信号。
可理解的是，本实施例的发射端13的各功能模块的功能可根据上述方法实
施例中的方法具体实现，可以具体对应参考图2方法实施例的相关描述，此处
不再赘述。
请参阅图17，图17是本发明实施例提供的另一种发射端的结构示意图。如
图17所示所述发射端可以包括：至少一个处理器171，例如CPU，至少一个网
络接口173，存储器174，至少一个通信总线172。其中，通信总线172用于实
现这些组件之间的连接通信。本发明实施例中的网络接口173包括第一天线1731
和第二天线1732。
处理器171为发射端的控制中心，利用各种接口和线路连接整个发射端的
各个部分，通过运行或执行存储在存储器内的软件程序和/或模块，以及调用存
储在存储器内的数据，以执行发射端的各种功能和/或处理数据。所述处理器171
可以由集成电路(Integrated Circuit，简称IC)组成，例如可以由单颗封装的IC所
组成，也可以由连接多颗相同功能或不同功能的封装IC而组成。举例来说，处
理器171可以仅包括中央处理器(Central Processing Unit，简称CPU)，也可以是
GPU、数字信号处理器(Digital Signal Processor，简称DSP)的组合。
存储器174可用于存储软件程序以及模块，处理器171通过运行存储在存
储器174的软件程序以及模块，从而执行发射端的各种功能应用以及实现数据
处理。在本发明具体实施方式中，存储器174可以包括易失性存储器，例如非
挥发性动态随机存取内存(Nonvolatile Random Access Memory，简称NVRAM)、
相变化随机存取内存(Phase Change RAM，简称PRAM)、磁阻式随机存取内存
(Magetoresistive RAM，简称MRAM)等，还可以包括非易失性存储器，例如
至少一个磁盘存储器件、电子可擦除可编程只读存储器(Electrically Erasable
Programmable Read-Only Memory，简称EEPROM)、闪存器件，例如反或闪存
(NOR flash memory)或是反及闪存(NAND flash memory)。非易失存储器储存处
理器所执行的操作系统。存储器174从所述非易失存储器加载运行程序与数据
到内存并将数字内容储存于大量储存装置中。所述操作系统包括用于控制和管
理常规系统任务，例如内存管理、存储设备控制、电源管理等，以及有助于各
种软硬件之间通信的各种组件和/或驱动器。
存储器174中存储了一组FBMC的STBC编码的发送的代码，处理器171
可以调用所述代码执行以下操作：生成第一、第二、第三和第四STBC码块，
分别根据所述第一、第二、第三和第四STBC码块生成第一、第二、第三和第
四FBMC信号，所述FBMC信号包含拖尾，分别对所述第一、第三FBMC信号
进行后拖尾截短操作，以及，分别对所述第二、第四FBMC信号进行前拖尾截
短操作，将所述第一FBMC信号的后拖尾和所述第二FBMC信号的前拖尾交叠
相加，并映射在第一天线1731上，将所述第三FBMC信号的后拖尾和所述第四
FBMC信号的前拖尾交叠相加，并映射在第二天线1732上。
可理解的是，本该实现方式中，发射端17的各功能模块的功能可根据图2
所示方法实施例中的方法具体实现，可以具体对应图2的相关描述，此处不再
赘述。
请参阅18，图18是本发明实施例提供的一种接收端的结构示意图。如图
18所示所述接收端至少可以包括FBMC信号获取模块181、拖尾长度确定模块
182、第一处理模块183以及第二处理模块184，其中：
FBMC信号获取模块181获取传输时隙内的FBMC信号，所述FBMC信号
是通过拖尾截短处理的，拖尾长度确定模块182确定前拖尾长度和后拖尾长度，
第一处理模块183在所述FBMC信号的前端补上和所述前拖尾长度相同个数个
零，在所述FBMC信号的后端补上和所述后拖尾长度相同个数个零，第二处理
模块184将拖尾处理后的所述FBMC信号通过Alamouti合并处理。
可理解的是，本实施例的发射端18的各功能模块的功能可根据上述方法实
施例中的方法具体实现，可以具体对应参考图12方法实施例的相关描述，此处
不再赘述。
请参阅图19，图19是本发明实施例提供的另一种接收端的结构示意图。如
图19所示所述接收端可以包括：至少一个处理器191，例如CPU，至少一个网
络接口193，存储器194，至少一个通信总线192。其中，通信总线192用于实
现这些组件之间的连接通信。本发明实施例中的网络接口193包括第一天线1931
和第二天线1932。
处理器191为接收端的控制中心，利用各种接口和线路连接整个接收端的
各个部分，通过运行或执行存储在存储器内的软件程序和/或模块，以及调用存
储在存储器内的数据，以执行接收端的各种功能和/或处理数据。所述处理器191
可以由集成电路(Integrated Circuit，简称IC)组成，例如可以由单颗封装的IC所
组成，也可以由连接多颗相同功能或不同功能的封装IC而组成。举例来说，处
理器191可以仅包括中央处理器(Central Processing Unit，简称CPU)，也可以是
GPU、数字信号处理器(Digital Signal Processor，简称DSP)的组合。
存储器194可用于存储软件程序以及模块，处理器191通过运行存储在存
储器194的软件程序以及模块，从而执行接收端的各种功能应用以及实现数据
处理。在本发明具体实施方式中，存储器194可以包括易失性存储器，例如非
挥发性动态随机存取内存(Nonvolatile Random Access Memory，简称NVRAM)、
相变化随机存取内存(Phase Change RAM，简称PRAM)、磁阻式随机存取内存
(Magetoresistive RAM，简称MRAM)等，还可以包括非易失性存储器，例如
至少一个磁盘存储器件、电子可擦除可编程只读存储器(Electrically Erasable
Programmable Read-Only Memory，简称EEPROM)、闪存器件，例如反或闪存
(NOR flash memory)或是反及闪存(NAND flash memory)。非易失存储器储存处
理器所执行的操作系统。存储器194从所述非易失存储器加载运行程序与数据
到内存并将数字内容储存于大量储存装置中。所述操作系统包括用于控制和管
理常规系统任务，例如内存管理、存储设备控制、电源管理等，以及有助于各
种软硬件之间通信的各种组件和/或驱动器。
存储器194中存储了一组FBMC的STBC编码的接收的代码，处理器191
可以调用所述代码执行以下操作：
获取传输时隙内的FBMC信号，所述FBMC信号是通过拖尾截短处理的，
确定前拖尾长度和后拖尾长度，在所述FBMC信号的前端补上和所述前拖尾长
度相同个数个零，在所述FBMC信号的后端补上和所述后拖尾长度相同个数个
零，将拖尾处理后的所述FBMC信号通过Alamouti合并处理。
可理解的是，本该实现方式中，接收端19的各功能模块的功能可根据图12
所示方法实施例中的方法具体实现，可以具体对应图12的相关描述，此处不再
赘述。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，
是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算
机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。
其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，
ROM)或随机存储记忆体(Random Access Memory，RAM)等。
以上所揭露的仅为本发明较佳实施例而已，当然不能以此来限定本发明之权利
范围，因此依本发明权利要求所作的等同变化，仍属本发明所涵盖的范围。