处理低功率伪随机码序列信号的方法和装置 【技术领域】
本发明涉及处理低功率伪随机码序列信号或伪随机数据序列的方法和装置，本发明特别适用于有应答能力的电信系统，例如蜂窝电话系统、便携式数字信号处理装置和数字寻呼系统，当然也可用于别处。
背景技术
以扩频信号或伪随机码序列形式传输信号的优点是几种信号可以同时在唯一的载频上传输，每种信号可以用各种技术恢复，比如相关技术，相关技术包括使接收信号与码序列组中的每个码元进行比较或相乘，并用逐步逼近处理法解扩由比如用付里叶分析那样的技术检测到的每个信号。
本发明特别适用于例如在PCT专利说明书WO96/14716中公开的类型的应答消息的寻呼系统，当然本发明也可用于别处，在WO96/14716专利说明书中，主站向从站传输消息，从站以伪随机码序列的形式传输登记请求和/或对消息的简单的应答。在主站收到的强度在可接受的容错范围内的扩频信号可以作为一组来处理。该方法需要通过从收到信号的大量码序列中匹配出一个有关的码序列来解扩信号，并例如通过决定选用码序列或使用付里叶变换技术来检测出登记请求和/或应答信号。这两阶段地信号处理是高强度的计算。要做的付里叶变换的数量限制了系统的容量。这样，要处理1000个伪随机码序列将意味着有时间的代价，时间的代价限制了系统的容量，或者如果为了减少时间的损失，需要增强处理器的能力。因而系统运营者面临的问题是：由于处理每个伪随机码序列花费的时间相对的长而造成的运营费用上升，或与为了更快处理伪随机码序列所需的强大的处理器联系在一起的额外的装置和运行费用。
发明的公开
本发明的目的是以更有效的方法帮助处理同时收到的伪随机码序列信号。
本发明的第一方面提供了一种通信系统，该通信系统包括一个主站，该主站具有发送和接收装置、以及用于格式化要由所述发送装置进行发送的消息的装置；还包括一个或多个从站，这个或每个从站具有用于接收来自主站的消息的接收装置、以及用于以伪随机码序列形式发送信号的装置，所说的主站的接收装置适合接收并且同时解码和检测接收到的每个伪随机码序列。
本发明的第二方面提供了一种在通信系统中使用的主站，该通信系统包括至少所说的主站和至少一个从站，该从站具有用于以伪随机码序列形式发送信号的装置，该主站包括发送和接收装置、以及用于格式化要由所述发送装置进行发送的消息的装置；所说的接收装置适合接收并同时解码和检测这个、或多个中的每一个接收到的伪随机码序列。
本发明的第三方面提供了一种用于区分多个基本上同时出现的不同伪随机码序列信号中的每一个信号的方法，包括同时解扩和检测接收到的伪随机码序列信号。
本发明是建立在这样的认识之上的，如果作快速付里叶变换(FFT)时，乘法器中使用的常数考虑到解扩的需要，则处理接收到的伪随机码序列信号的全部处理量将减少。
同时解码和检测伪随机码序列信号的计算机仿真已经证明，用这种方法处理伪随机码序列信号可以少用20％的计算量，也就是说，用相同的计算装置投资至少可以多处理10％的信号，这对系统运营者来说非常有益。
当发送长的数据消息到各个不同的地址时，系统控制器可以利用已经分配到各地址的用于应答的伪随机码序列信号来计算常数。如果应答的特性可以预期，例如YES(是)或NO(否)，这样，计算量将会进一步减少，因为必须计算的常数减少了。
在应答阶段，这些常数在用于解扩和FFT的“蝶型运算”(butterfly)之中使用。
在本发明的实施方案中，接收到信号的数字化形式是通过使用解扩码和预先计算好的常数的组合来同时进行解扩和检测的。
附图简述
现在参照附图，以举例方式阐述本发明，其中：
图1是传输数据消息的传输系统示意图。
图2是包括系统控制器和基站收发信机的主站的原理框图。
图3是从站的原理框图。
图4是“蝶型运算”示意图。
图5是实现快速付里叶变换(FFT)的示意图，和
图6是表明当输入信号被解扩后FFT的输出的频率-幅度图。
这些图中，同样的参考数字用于表示相应的特性。
实现发明的方式
图1所示可以是传输相对长的数据消息的系统，例如新闻广播稿(telescript)，电子邮件或寻呼系统。为描述的方便，本发明将参考一高速寻呼系统，该高速寻呼系统是遵循申请人知道的先进的寻呼运营者码(Advanced Paging Operators Code，即APOC)的协议来运行的，该协议规定发送的地址码字和链接的消息码字周期循环，其周期为6.8秒。每周期包含许多组，例如每周期有持续时间相等的三组。每组包含一同步码字，接着有n帧，每帧有m码字。
寻呼系统至少包括和一个基站收发信机12相连接的寻呼系统控制器10，如果必要，可以是陆地连接或其它的连接方式。如果有多于一个的基站收发信机，可以地理位置上分开，并以准同步的方式运行。
所提供的选择呼叫接收机或从站SS1,SS2的每一个包含一个基站收发信机，能够接收来自基站收发信机12的传输并能够以明显低于基站收发信台12的输出功率(例如，低于30dB)发送有限种类的消息，包括确认。发送的消息是以扩频信号的形式、特别以伪随机码序列的形式，其典型的消息速率是基站收发信机12传输的消息速率的1/1000，并且是每比特104数量级(例如8191时间片)的码序列长度。
选择呼叫接收机或从站SS1,SS2的发送响应于寻呼系统控制器10发出的邀请信号。在一种实现方案里，对第一次邀请信号的清晰地接收的响应在第二次重复邀请信号中确认，从而使得没有收到确认的那些从站SS1,SS2可以重发它们的响应，这样，收到确认的从站知道它们发送的消息已由寻呼系统控制器处理。
图2表示一系统控制器10和基站收发信机12相连的安排图，基站收发信机12将发送数据消息到特定的从站。系统控制器10包括数据消息输入端18，使输入的数据消息通过基站收发信台12的发送部分12T进行中继。消息存在存储器20，从存储器20输出到格式化部分22，在格式化部分22给消息添加地址码字，将消息分成许多按预定义长度的连续的码字，每个码字包括检错/纠错比特和可选的偶数奇偶校验比特。地址码字存放在存储器24。所提供的处理器26根据存放在存储器28中的程序控制系统控制器的运行。连接到处理器26的还有时钟/定时器30、邀请信号生成器32、以及用于存贮当解码和检测响应信号时要使用的预先计算好的常数的存储器34，这些将在后面讨论。一旦存储器20中的数据消息在级22中格式化，处理器26使它们通过发送部分12T进行中继。数据消息的形式可以与任何已知的消息格式一致，这些格式例如APOC,CCIR无线寻呼1号码(也叫做POCSAG)，或任何其它已知格式或尚未设计出的格式。一旦消息已被发送，处理器26安排发送在32产生的邀请-应答信号。
处理器26在传送完邀请信号后，切换基站收发信机12去接收并准备好接受基站收发信机12的接收部分12R收到的信号，到所有从站的出网传播路径基本上与入网传播路径一致。为了识别以伪随机码序列形式发送的每个响应，需要同时解扩每个码序列并检测响应消息，这些将在后面描述。
接收部分12R的输出与模拟/数字转换器13相连，该模拟/数字转换器13的输出与微处理器26相连。一个响应存储器27与微处理器26相连，用于存储检测到的响应，等待以合适的方法(例如电子邮件)发至指定的接收者。
图3是从站SS的原理框图，该从站SS有以伪随机码序列形式发送对邀请信号响应的能力。从站SS包括天线36，该天成36与接收级38相连。该接收级38的输出与解码器40的输入相连。微处理器42与解码器40的输出相连，并根据保存在只读存贮器(ROM)44中的程序控制从站的运行。微处理器42的输入/输出与适当的通知装置46(通知装置可以是声音、图象和/或触觉形式的)、键盘48、数据输出装置(例如与LCD驱动器50，它与LCD面板52相连)、以及用于存储收到和解码的任何消息的随机接入存贮器56相连。
在运行中，接收部分38根据从站SS所遵循的特定的节约电源的协议供电。可选的，解码器40和微处理器42当不需要时可以“睡眠”，微处理器42由内部定时器(图中没有示意)或中断信号叫醒，并去叫醒从站的其他部分。当收到一个地址码字时，该地址码字被解调、解码、纠错并判断是否是分配给该从站的地址码字，或请求从站向主站发消息的邀请。假定这是一个分配给该从站的地址码字，根据微处理器42的程序，通知装置46可能被激活并通知用户收到一呼叫。然而，用户按键盘48的一个键或数个键可以禁止通知装置的一个或多个输出装置。如果与地址码字具有相同数据速率的短消息紧接着寻呼呼叫被接收，一旦解码和检错/纠错后，微处理器42使解码消息存在随机存储器RAM56中。通过按键盘48上的一个键或数个键，用户可以通知微处理器42从RAM56中读出消息，送至LCD驱动器50，使消息在屏52上显示。迄今为止，所描述的操作非常典型地符合POCSAG标准的多字母数字寻呼接收机。
图中所示从站SS包括一低功率发送器58，由此确认和/或短消息可被中继至该范围内的一个或任何基站收发信机。实际的确认或消息由微处理器42产生，将以扩频信号的形式发送。一个或更多的近正交伪随机码序列可以存储或产生于级60之中。微处理器42控制从级60中读出选定的或产生的码序列，级60与发送器58相连。码序列可以是选定的或生成的序列的时移型式序列。码序列可以代表从站的识别标志和/或收到的消息数和/或应答编码，如下所述。
码序列1--该区域内的从站，只用于登记。
码序列2--收到的最新消息。
码序列3--读消息。
码序列4--应答“Yes”(是)。
码序列5--应答“No”(否)。
码序列6--重发最新消息。
实际情况中，消息串点对点顺序地传输到不同的从站，并在需要从站的应答的情况下，可能的应答数可以变化。因而，在系统控制器10(图1和图2所示)中解码和检测接收信号的计算量是很显著的。
根据本发明，来自模数变换器ADC13(图2)的数字信号在微处理器26处理，从而同时解码和检测每个伪随机码序列，并且在转发响应到响应存储器27之前分配接收者标识。以前，解扩和检测伪随机码序列是通过两个分立的运算来完成的。第一个运算解扩该序列，第二个运算是执行付里叶变换分析以用于检测。这两个分立的运算是高强度的。本发明通过在付里叶变换过程中解扩序列来简化处理过程，从而减少了处理时间。
付里叶变换(FT)是一种强有力的数学工具，可以用于分析时域信号的频谱，为在有其它信号或噪声时检测信号提供基础。理论上的实现意味着在时间上连续地、无限期的信号分析。微处理器26记录数字的时域采样形式的模拟信号的表示，这样，变换可以以有限长度的DFT(分立的付里叶变换)来执行。通过利用DFT的对称性，可以将变换减缩为一些2点DFT，以便使计算机运算量最小。最小2点DFT运算称为“蝶型运算”，全部变换都执行蝶型运算的叫作FFT。因此，FFT是包括许多2点DFT的DFT的数学实现。在大量的码序列中检测每个伪随机码序列可能需要大量的FFT运算，这可以通过有效的解扩和检测过程加以减少。图4所示为一简化的基(radix)2时间分样(DIT)FFT蝶型运算，其中P和Q是输入变量，WNK是常数，有时叫作“旋转因子”(twiddle factor)。
每个蝶型运算包括乘法和数据重分配操作。用于乘法处理的旋转因子(或常数)可以预先计算或在查阅表中得到。
2点DFT(蝶型运算)的一部分运算包含以一个常数(或旋转因子)来乘数据，该常数由三角函数(正弦或余弦)导出。这些常数取决于FFT的总长度。为了使运算速度更快，这些常数通常预先计算好并存在存储器34，存储器34与微处理器26相连，或被构成作为微处理器26的一部分。图5所示为8点FFT的实现，解扩码与预算常数相组合以用于FFT内第一轮2点DFT，由此减少解扩和检测算法的计算量。此外，在预计算常数时可以包括窗函数或定标函数，在不增加计算量的情况下进一步增强算法的功能。解扩/FFT运算可以使用更高阶基的蝶型运算(例如4或8)来实现，从而加快处理速度。基的选择取决于FFT的长度。
图5所示FFT实现，包括第一组4个乘法器62,64,66,和68,其中包含实数值的成对的输入变量X(0),X(4)；X(1),X(5)；X(2),X(6)；和X(3),X(7)分别与同旋转因子组合的解扩码一起按箭头70所示加到乘法器上。更具体的是，变量X(0)到X(7)包含了接收到的模拟伪随机码序列的数字化表示，解扩码是计算机生成码或从存储器中读出的时间片序列。另一组乘法器72,74,76，和78的成对输入与乘法器62,66；64,68；62,66和64,68成对输出中的之一分别相连。通常的旋转因子按箭头80所示加到乘法器上。另一组乘法器82,84,86,和88的成对输入与乘法器72,74；72,74；76,78和76,78成对输出中的之一分别相连。乘法器82,84,86,和88的输出分别包括实数X(0),X(4),X(2),X(6),X(1),X(5),X(3)和X(7)。
图6所示为包含由表示成功地解扩后信号的实数部分所格式化的频谱的FFT的输出。信号的频域出现峰值。因为微处理器26知道生成或选择了哪个解扩码，它能决定应答的特性和正在被应答的消息的始发者，因而它能中继对始发者的应答。
为了完整起见，如果信号没有成功地解扩，频谱将代表噪声，没有可辨识的峰值。
通过阅读本发明，其它的改进对本领域的技术人员来说是很明显的。这些改进可以包括其它特征，这些特征可能在电信系统及其部件的设计、制造和应用已经得知，并且这些特征可能取代或附加到上述特征上。
工业应用
有应答能力的电信系统，例如蜂窝电话系统、便携式数字信号处理装置和数字寻呼系统。