《阵列基板、显示装置及阵列基板的制作方法.pdf》由会员分享，可在线阅读，更多相关《阵列基板、显示装置及阵列基板的制作方法.pdf（15页完整版）》请在专利查询网上搜索。
1、10申请公布号CN104317119A43申请公布日20150128CN104317119A21申请号201410616456022申请日20141105G02F1/134320060171申请人京东方科技集团股份有限公司地址100015北京市朝阳区酒仙桥路10号申请人北京京东方光电科技有限公司72发明人王振伟范宇光方业周朱红于洪俊74专利代理机构北京银龙知识产权代理有限公司11243代理人黄灿安利霞54发明名称阵列基板、显示装置及阵列基板的制作方法57摘要本发明实施例公开了一种阵列基板、显示装置及阵列基板的制作方法，该阵列基板，包括相对设置的第一导电连接条；和形成于所述第一导电连接条之间的多。
2、个电极条，所述多个电极条通过所述第一导电连接条电连通为一体，相邻的电极条之间形成有狭缝；所述多个电极条中存在至少一个电极条，所述至少一个电极条的一端与所述第一导电连接条中的一个电连接，另一端与所述第一导电连接条中的另一个间隔一定距离，形成一开口，连通相邻的所述狭缝。本发明能够提高显示质量。51INTCL权利要求书1页说明书6页附图7页19中华人民共和国国家知识产权局12发明专利申请权利要求书1页说明书6页附图7页10申请公布号CN104317119ACN104317119A1/1页21一种阵列基板，包括对应于亚像素设置的像素电极和对应于亚像素设置的公共电极，所述像素电极和公共电极之间设置有绝缘。
3、层，所述像素电极和公共电极形成作用于液晶的横向电场，其特征在于，所述像素电极和公共电极之中的至少一个包括相对设置的第一导电连接条；和形成于所述第一导电连接条之间的多个电极条，所述多个电极条通过所述第一导电连接条电连通为一体，相邻的电极条之间形成有狭缝；所述多个电极条中存在至少一个电极条，所述至少一个电极条的一端与所述第一导电连接条中的一个电连接，另一端与所述第一导电连接条中的另一个间隔一定距离，形成一开口，连通相邻的所述狭缝。2根据权利要求1所述的阵列基板，其特征在于，还包括相对设置的第二导电连接条，和所述第一导电连接条形成一导电连接框，所述多个电极条通过所述导电连接框相互电连接。3根据权利要。
4、求1所述的阵列基板，其特征在于，所述多个电极条相互平行。4根据权利要求1或2或3所述的阵列基板，其特征在于，所述开口包括多个时，在所述电极条的延伸方向上存在相对设置的开口。5根据权利要求1或2或3所述的阵列基板，其特征在于，所述阵列基板为边缘场开关FFS模式或平面转换IPS模式或高级超维场转换技术ADS模式的阵列基板。6根据权利要求2所述的阵列基板，其特征在于，所述导电连接框和所述多个电极条通过一次构图工艺形成。7一种显示装置，其特征在于，包括权利要求16中任意一项所述的阵列基板。8一种阵列基板的制作方法，包括像素电极形成步骤和公共电极形成步骤，其特征在于，在形成像素电极和/或形成公共电极的过。
5、程中，通过掩膜版，使得形成的像素电极和/或公共电极包括相对设置的第一导电连接条；和形成于所述第一导电连接条之间的多个电极条，所述多个电极条通过所述第一导电连接条电连通为一体，相邻的电极条之间形成有狭缝；所述多个电极条中存在至少一个电极条，所述至少一个电极条的一端与所述第一导电连接条中的一个电连接，另一端与所述第一导电连接条中的另一个间隔一定距离，形成一开口，连通相邻的所述狭缝。9根据权利要求8所述一种阵列基板的制作方法，其特征在于，包括所述开口包括多个时，在所述电极条的延伸方向上存在相对设置的开口。权利要求书CN104317119A1/6页3阵列基板、显示装置及阵列基板的制作方法技术领域000。
6、1本发明涉及显示技术领域，特别是一种阵列基板、显示装置及阵列基板的制作方法。背景技术0002对于液晶显示而言，其从总体上包括两种模式横向电场模式和垂直电场模式。垂直电场模式的液晶显示器又包括多种类型，如边缘场开关FFS模式、平面转换IPS模式和高级超维场转换技术ADS模式等。0003垂直电场模式的液晶显示装置中，当亚像素的亮度最高时，对应的液晶分子处于最大偏转状态。此时，当显示装置的显示面受到外界压力如用户进行触摸控制操作时指点屏幕带来到压力时，会导致液晶分子发生反向偏转。0004而在液晶分子发生反向偏转时，由于液晶受回复力的存在，会导致液晶分子难以恢复或者难以快速恢复到水平的最大偏转状态，导。
7、致显示的实际亮度低于目标亮度，影响显示质量。发明内容0005本发明实施例的目的在于提供一种阵列基板、显示装置及阵列基板的制作方法，提高显示质量。0006为了实现上述目的，本发明实施例提供了一种阵列基板，包括对应于亚像素设置的像素电极和对应于亚像素设置的公共电极，所述像素电极和公共电极之间设置有绝缘层，所述像素电极和公共电极形成作用于液晶的横向电场，所述像素电极和公共电极之中的至少一个包括0007相对设置的第一导电连接条；和0008形成于所述第一导电连接条之间的多个电极条，所述多个电极条通过所述第一导电连接条电连通为一体，相邻的电极条之间形成有狭缝；0009所述多个电极条中存在至少一个电极条，所。
8、述至少一个电极条的一端与所述第一导电连接条中的一个电连接，另一端与所述第一导电连接条中的另一个间隔一定距离，形成一开口，连通相邻的所述狭缝。0010上述的阵列基板，其中，还包括相对设置的第二导电连接条，和所述第一导电连接条形成一导电连接框，所述多个电极条通过所述导电连接框相互电连接。0011上述的阵列基板，其中，所述多个电极条相互平行。0012上述的阵列基板，其中，所述开口包括多个时，在所述电极条的延伸方向上存在相对设置的开口。0013上述的阵列基板，其中，所述阵列基板为边缘场开关FFS模式或平面转换IPS模式或高级超维场转换技术ADS模式的阵列基板。0014上述的阵列基板，其中，所述导电连接。
9、框和所述多个电极条通过一次构图工艺形说明书CN104317119A2/6页4成。0015为了实现上述目的，本发明实施例还提供了一种显示装置，包括上述的阵列基板。0016为了实现上述目的，本发明实施例还提供了一种阵列基板的制作方法，包括像素电极形成步骤和公共电极形成步骤，在形成像素电极和/或形成公共电极的过程中，通过掩膜版，使得形成的像素电极和/或公共电极包括相对设置的第一导电连接条；和形成于所述第一导电连接条之间的多个电极条，所述多个电极条通过所述第一导电连接条电连通为一体，相邻的电极条之间形成有狭缝；所述多个电极条中存在至少一个电极条，所述至少一个电极条的一端与所述第一导电连接条中的一个电连。
10、接，另一端与所述第一导电连接条中的另一个间隔一定距离，形成一开口，连通相邻的所述狭缝。0017本发明实施例具有以下的有益效果0018本发明实施例中，设置至少一个电极条，其一端与所述导电框电连接，另一端与所述导电框间隔一定距离，形成一开口，连通所述狭缝。上述方式设置的电极条使得在开口处，电场的方向与亚像素内其它位置的电场方向不同，从而使得该开口处的液晶的偏转程度较小，进而利用该偏转程度较小的液晶来影响其它位置的液晶，加快亚像素内的其它液晶分子的恢复，提高了显示效果。附图说明0019图1A表示本发明实施例的阵列基板中的电极的一种结构示意图；0020图1B表示本发明实施例的阵列基板中的电极的另一种结。
11、构示意图；0021图1C表示本发明实施例的阵列基板中的电极的再一种结构示意图；0022图2表示现有技术的阵列基板中的电极的结构示意图；0023图3A表示本发明实施例的图1所示的阵列基板中其中一个具有缺口的电极条形成的电场的示意图；0024图3B表示本发明实施例的开口处的液晶分子在图3所示的电场影响下的偏转示意图；0025图4A4B表示本发明实施例中的电极条的形状和位置的示意图；0026图5表示本发明实施例的阵列基板中，处于最高灰度时，亚像素内不同位置对应的液晶的偏转示意图。具体实施方式0027本发明实施例的中，通过电极条的设计来改变亚像素边缘处的液晶分子的状态，使得亚像素边缘处的液晶分子能够对。
12、亚像素内的其它液晶分子形成一个粘滞作用，加快其它液晶分子恢复到原本偏转状态的速度，提高显示效果。0028为了实现上述目的，本发明实施例提供了一种阵列基板，包括对应于亚像素设置的像素电极和对应于亚像素设置的公共电极，所述像素电极和公共电极之间设置有绝缘层，所述像素电极和公共电极形成作用于液晶的横向电场，所述像素电极和公共电极之中的至少一个，如图1A所示包括0029相对设置的第一导电连接条1011；和0030形成于所述第一导电连接条1011之间的多个电极条102，所述多个电极条102和说明书CN104317119A3/6页5所述第一导电连接条1011整体电连通，相邻的电极条之间形成有狭缝103；0。
13、031所述多个电极条102中存在至少一个电极条1021，所述至少一个电极条1021的一端与所述第一导电连接条1011中的一个电连接，另一端与所述第一导电连接条1011中的另一个间隔一定距离，形成一开口104，连通相邻的所述狭缝103。0032如图1A所示，本发明实施例的阵列基板还包括相对设置的第二导电连接条1012，和所述第一导电连接条1011形成一导电连接框，所述多个电极条102通过所述导电连接框相互电连接。0033在图1A中，形成了一个导电连接框，但本发明具体实施例并不局限于导电连接框的结构，如图1B所示，为本发明实施例的阵列基板中的电极的另一种结构示意图。与图1A所示的结构相比，并没有第。
14、二导电连接条1012，此时，只需要其中一个电极条同时连通相对设置的第一导电连接条1011，即可使得所述多个电极条102和所述第一导电连接条1011形成整体电连通的结构。0034如图1C所示，为本发明实施例的阵列基板中的电极的再一种结构示意图。其中，只包括一条第二导电连接条1012，而任意一条电极条都只与第一导电连接条1011之中的一个电连接，而所有的电极条都通过第一导电连接条1011和第二导电连接条1012形成整体电连通的结构。0035以上列举了本发明实施例中形成开口结构的各种实现方式，但本发明实施例并不局限于以上的实现方式，只要电极条能够与导电连接条之间形成开口结构，同时形成的任意一个像素电。
15、极或公共电极呈现整体电连通即可。0036本发明实施例中如图1所示的结构中，与图2所示的现有技术的像素电极或公共电极相比，其设置的电极条中存在至少一个电极条，其一端与所述导电框由第二导电连接条1012和第一导电连接条1011形成电连接，另一端与所述导电框间隔一定距离，形成一开口，连通所述狭缝。上述方式设置的电极条使得在开口处，电场的方向与亚像素内其它位置的电场方向不同，从而使得该开口处的液晶的偏转程度较小，进而利用该偏转程度较小的液晶来影响其它位置的液晶，加快亚像素内的其它液晶分子的恢复，提高了显示效果。0037下面对本发明实施例的阵列基板能够提高显示效果作进一步详细说明如下。0038如图2所示。
16、，现有技术中的狭缝状的公共电极或像素电极中，其电极条的两端分别搭接到导电连接框的两个相对侧边，因此，对于整个电极条而言，其和另一个板状电极形成的电场在电极条的各个位置都是相同的。0039而本发明实施例中，如图1所示，电极条1021的一端与所述导电框间隔一定距离，形成一开口104，在开口104处不再有电极条的存在，所以在所述开口处的电场与电极条1021所在位置的电场的方向和大小都会发生变化，而这种改变的电场就能够加快液晶的恢复，解释如下。0040相对于图2所示的现有技术的阵列基板结构而言，当亚像素处于最高灰度时，如图3A所示，对于电极条1021而言，由施加到像素电极和公共电极的电信号的共同作用下。
17、，在开口104处产生了平面电场E1。如图3A所示，E1垂直于电极条1021的短边，而E1会对液晶分子产生使之向Y方向偏转的作用力。而对于电极条1021其他位置，如图3A所示，施加到像素电极和公共电极的电信号的共同作用下产生了平面电场E2。如图3A所示，E2垂直于电极条1021的长边，其会对液晶分子产生使之向X方向偏转的作用力。说明书CN104317119A4/6页60041如图3B所示，在上述的电场E1和E2作用下，开口中心处的液晶分子由于受到电场E2的影响较小，因此基本呈无偏转状态，而越靠近开口边缘的液晶分子，由于受到电场E2的作用越来越大，因此偏转程度越来越大。但由于E1的作用，最边缘的液。
18、晶分子也无法达到最大偏转状态。0042也就是说，在上述电场E1和E2的作用下，当亚像素处于最高灰度时，将开口104区域内的液晶会维持如图5所示的相对较小的偏转状态，而其他位置的液晶会维持如图5所示的最大偏转状态即液晶分子平行于X轴。0043也就是说，由于上述的电场E1和E2的存在，当亚像素处于最高灰度时，如图5所示，开口104处的液晶的偏转程度相对亚像素内的其它位置的液晶的偏转程度相对较小，而没有达到水平的最大偏转状态。0044当亚像素受到按压时，由于开口104处的液晶的偏转程度到水平的最大偏转状态之间还有一段预留量，所以开口104处的液晶不会发生反向偏转。当按压作用力消失时，由于开口104处。
19、的液晶并没有发生反向偏转，所以能够以相对较快的速度恢复到原本位置，在液晶分子之间的粘滞力的作用下，开口104处的液晶分子会加快其他位置的液晶分子恢复到水平偏转状态的速度。0045在本发明的具体实施例中，并不限定电极条的具体形状，如电极条可以设计为如图4A4B的多个电极条相互平行的各种形状。0046上述的阵列基板，所述第一导电连接条、第二导电连接条和所述多个电极条可以通过一次构图工艺形成。0047上述的开口可以设置一个，也可以设置多个，当所述开口包括多个时，由于能够从各个方向对反向偏转的液晶分子产生作用，加快其恢复到水平偏转状态的速度，在本发明的具体实施例中，如图1所示，在所述电极条的延伸方向Y。
20、上存在相对设置的开口。0048同时，上述开口的数量、位置以及尺寸可以通过仿真或者实际测试得到，在此不作详细描述。0049采用上述的设置，如图1所示，处于上方开口处的液晶会从上往下对亚像素内的其它位置的发生反向偏转的液晶分子进行作用，使之恢复到水平偏转状态，而处于下方开口处的液晶会从下往上对亚像素内的其它位置的发生反向偏转的液晶分子进行作用，使之恢复到水平偏转状态。，相对于从一个方向对亚像素内的其它位置的液晶进行恢复的方式而言，开口相对设置的方式能够进一步加快亚像素内液晶的恢复速度。0050本发明实施例的阵列基板可以是边缘场开关FFS模式或平面转换IPS模式或高级超维场转换技术ADS模式的阵列基。
21、板。0051为了实现上述目的，本发明实施例还提供了一种显示装置，包括上述的阵列基板。0052下面以阵列基板为像素电极位于公共电极上方的ADS阵列基板为例来说明本发明实施例的阵列基板的形成过程，其包括如下步骤0053步骤一，形成栅极和栅线。0054此步骤可以采用任何可以通过一次构图工艺实现的现有技术来实现。其中，构图工艺包括曝光、显影、刻蚀等形成图形的工艺；一次构图工艺，是指使用一张掩模板MASK的构图工艺。例如，利用普通掩摸工艺实现，借助普通掩膜版对玻璃衬底上的栅极金属薄膜进行图案化，以形成的图案化的包括栅极和栅线的图形。具体地，包括在基板衬底上沉说明书CN104317119A5/6页7积栅金。
22、属薄膜，利用普通掩摸板进行曝光、显影和刻蚀，得到包括栅极和栅线的图形。0055普通常规掩膜版指通常所使用的具有透光区和非透光区的掩膜版，借助该第一常规掩膜版对形成在栅极金属薄膜上的光刻胶层进行曝光显影后，需要保留的栅极金属薄膜上覆盖有光刻胶，而不需要保留的栅极金属薄膜上的光刻胶被去除，通过刻蚀步骤，将不需要的栅极金属薄膜刻蚀掉，剩余的栅极金属薄膜即为所需的图案化的栅极。0056形成栅极金属薄膜的工艺可以为溅射工艺，也可以为本领域技术人员所知的其它工艺。0057步骤二，在完成所述步骤一的所述衬底上形成栅绝缘层。0058其中，形成栅极绝缘层的工艺可以为化学气相沉积工艺，也可以是本领域技术人员所知的。
23、其它工艺。0059步骤三，形成有源层、源极、漏极。0060可以采用多色调MULTITONE掩模板来实现，也可采用双色调掩模板并结合等离子体灰化工艺实现，具体实现过程包括0061首先，在所述栅绝缘层上方依次形成用于制作所述有源层的半导体薄膜及用于制作源极和漏极的金属薄膜。0062其次，同时刻蚀掉预定形成所述薄膜晶体管的区域之外的所述半导体薄膜和金属薄膜。0063最后，对保留的所述金属薄膜进行刻蚀处理，形成所述源极和漏极。0064步骤四，形成公共电极。0065形成公共电极的过程也与上述过程相似，在此不再详细描述。0066步骤五，形成像素电极过孔。0067首先，形成钝化层，具体地，钝化层的形成工艺可。
24、以为化学气相沉积工艺，或是本领域技术人员所知的其它工艺。0068然后，同样可以利用涂布光刻胶，通过双色调掩膜版进行曝光、显影，去除需要形成像素电极层过孔区域的光刻胶，形成像素电极过孔。0069步骤六，形成像素电极。0070其中一种实现方法可以为，具体包括在所述钝化层上及所述像素电极过孔中形成ITO氧化铟锡薄膜等；利用普通掩膜版对所述ITO薄膜进行图案化，以形成像素电极薄膜的图形。0071在此，不同的是，本发明实施例的像素电极所包括的电极条中，如图1A1C所示，部分或全部电极条的一端与相对设置的第一导电连接条1011中的一条电连接，另一端与相对设置的第一导电连接条1011中的另一条间隔一定距离，。
25、形成一开口。0072因此，本发明实施例的阵列基板的制作过程与现有技术的区别在于，掩膜版的形状不同。0073具体地，像素电极薄膜的形成工艺可以为溅射工艺，或是本领域技术人员所知的其它工艺。0074借助该普通掩膜版对形成在氧化铟锡薄膜上的光刻胶层进行曝光、显影后，需要保留的像素电极薄膜上覆盖有光刻胶，而不需要保留的像素电极薄膜上的光刻胶被去除，通过刻蚀步骤，将不需要的氧化铟锡薄膜刻蚀掉，剩余的像素电极薄膜即为所需的像素电说明书CN104317119A6/6页8极。0075当然，应当理解的是，本发明实施例的上述过程仅仅是举例描述，本发明实施例并不限定上述阵列基板的制作过程。0076显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。说明书CN104317119A1/7页9图1A说明书附图CN104317119A2/7页10图1B图1C说明书附图CN104317119A103/7页11图2说明书附图CN104317119A114/7页12图3A说明书附图CN104317119A125/7页13图3B说明书附图CN104317119A136/7页14图4A图4B说明书附图CN104317119A147/7页15图5说明书附图CN104317119A15。