半导体存储装置 相关申请的交叉引用
本申请要求享有于 2009 年 6 月 5 日提交的韩国专利申请第 10-2009-0049823 号 的优先权， 通过引用将其全部内容合并在此。
技术领域
本发明涉及半导体设计技术， 更具体地说， 涉及一种使用磁性隧道结元件 (MTJ) 的半导体存储装置。 背景技术
大体而言， 动态随机存取存储 (DRAM) 装置及静态随机存取存储 (SRAM) 装置是易 失性存储装置， 因此具有在切断对该装置的供电时存储在存储单元中的数据丢失的缺点。 因此， 近来， 积极地进行了对非易失性存储装置的研究。磁性随机存取存储 (MRAM) 装置是 一种磁存储装置。具体地说， MRAM 装置具有非易失特性， 并且能够实现高集成度。此外， MRAM 装置能够进行高速操作， 并且具有低功耗特性。因此， MRAM 作为下一代半导体存储装 置而吸引了相当多的关注。
MRAM 装置的存储单元包括用于响应于从外部提供的地址而进行开关操作的一个 晶体管以及用于存储信息的磁性隧道结元件 (MTJ)。作为一种磁存储元件的 MTJ 的磁电阻 (MR) 根据两种铁磁性物质的磁化方向而变化。MRAM 装置通过检测磁电阻的变化来确定存 储在 MTJ 中的数据是逻辑高状态 “1” 还是逻辑低状态 “0” 。
图 1 例示了典型半导体存储装置的存储单元的结构。
参照图 1， 存储单元包括一个晶体管 TR 及一个磁性隧道结元件 MTJ。
在激活操作中， 晶体管 TR 响应于地址而进行开关操作。因此， 晶体管 TR 包括源极 线 SL 与磁性隧道结元件 MTJ 之间的源极 - 漏极路径， 以及连接到字线 WL 的栅极。结果， 晶 体管 TR 根据字线 WL 是否被激活而导通 / 截止。
磁 性 隧 道 结 元 件 MTJ 包 括 自 由 层 130A、 隧 道 绝 缘 层 130B 及 固 定 层 (pinned layer)130C。此处， 自由层 130A 由铁磁性物质形成， 且其磁化方向被外部脉冲 ( 例如， 施加 给磁性隧道结元件 MTJ 的电流 ) 改变。固定层 130C 的磁化方向不会被外部脉冲改变。为 了例示的目的， 固定层 130C 的磁化方向由牵制层 (pinning layer)( 由反铁磁性物质形成 ) ( 未示出 ) 确定。隧道绝缘层 130B 可以由氧化镁 (MgO) 层形成。
根据耦合到磁性隧道结元件 MTJ 的两端的电压， 隧道电流流过磁性隧道结元件 MTJ， 并且自由层 130A 的磁化方向根据该隧道电流的方向来确定。在自由层 130A 的磁化方 向与固定层 130C 的磁化方向相一致的情况下， 磁性隧道结元件 MTJ 的电阻比较低。另一方 面， 在自由层 130A 的磁化方向与固定层 130C 的磁化方向不一致的情况下， 磁性隧道结元件 MTJ 的电阻比较高 ( 例如， 高于所述比较低的电阻 )。大体而言， 自由层 130A 的磁化方向与 固定层 130C 的磁化方向相一致的状态对应于数据 “0” ， 而其相反状态对应于数据 “1” 。
图 2A 及图 2B 例示了用于解释图 1 中所描述的磁性隧道结元件 MTJ 的数据写入操作的图。图 2A 示出了将数据 “0” 写入到磁性隧道结元件 MTJ 的操作， 图 2B 描述了将数据 “1” 写入到磁性隧道结元件 MTJ 的操作。为了例示的目的， 假定字线 WL 被激活。在这种情 况下， 磁性隧道结元件 MTJ 包括在连接位线 BL 与源极线 SL 的电流路径中。
首先， 参照图 1 及图 2A 来描述将数据 “0” 写入到磁性隧道结元件 MTJ 的操作。
在写入数据 “0” 的操作中， 写入驱动电路 ( 未示出 ) 利用写入电源电压来驱动位 线 BL， 并利用地电压 VSS 来驱动源极线 SL。换言之， 在写入数据 “0” 的操作中， 将大于特定 电平的预定电压提供给自由层 130A， 该预定电压比提供给固定层 130C 的电压高， 以使得沿 位线 BL →磁性隧道结元件 MTJ →源极线 SL 的方向产生高于临界电流的电流。在这种情况 下， 自由层 130A 的磁化方向与固定层 130C 的磁化方向相同。即， 磁性隧道结元件 MTJ 的电 阻减小， 写入数据 “0” 的操作完成。
然后， 参照图 1 及图 2B 来描述将数据 “1” 写入到磁性隧道结元件 MTJ 的操作。
在与写入数据 “0” 的操作相反的写入数据 “1” 的操作中， 将大于特定电平的预定 电压提供给固定层 130C， 该预定电压比提供给自由层 130A 的电压高， 以使得沿源极线 SL → 磁性隧道结元件 MTJ →位线 BL 的方向产生高于临界电流的电流。在这种情况下， 自由层 130A 的磁化方向与固定层 130C 的磁化方向相反。即， 磁性隧道结元件 MTJ 的电阻比较高， 写入数据 “1” 的操作完成。 图 3 例示了示出图 1 中所例示的磁性隧道结元件 MTJ 的根据温度及电压的隧道磁 电阻 (TMR) 特性的曲线图。
如从图 3 可以看到的， 磁性隧道结元件 MTJ 具有磁滞性及根据流过包括磁性隧道 结元件 MTJ 的电流路径的临界电流及该临界电流的方向的两种稳定状态 ( 即， 低电阻状态 及高电阻状态 )。即使切断对装置的供电， 这些稳定状态也能得以保持。因此， 半导体存储 装置确保存储在其中的数据的非易失特性。
同时， 磁性隧道结元件 MTJ 的开关电流通常根据温度而变化。此处， 开关电流是指 将数据 “0” 或 “1” 写入到磁性隧道结元件 MTJ 时的电流。如从图 3 中由虚线指示的区域可 以看到的， 磁性隧道结元件 MTJ 的开关电流在高温 ( 例如， 70℃ ) 时比较低， 而其在低温 ( 例 如， 0℃ ) 时比较高。磁性隧道结元件 MTJ 的该特性导致根据工艺、 电压及温度 (PVT) 的不 稳定的写入操作。
发明内容
本发明的实施例旨在提供一种能够在数据写入操作中根据温度来控制提供给磁 性隧道结元件 (MTJ) 的电源电流的半导体存储装置。
本发明的另一实施例旨在提供一种能够在数据写入操作中根据温度来控制施加 给位线及源极线的电源电压的半导体存储装置。
本发明的再一实施例旨在提供一种能够在数据写入操作中通过根据温度来控制 流向 MTJ 的驱动电流的电平或字线的激活期 ( 其控制用于形成存储单元的电流路径的开关 电路 ) 以控制该驱动电流的量的半导体存储装置。
根据本发明的一方面， 提供了一种半导体存储装置， 该半导体存储装置包括 ： 存储 单元， 连接在第一驱动线与第二驱动线之间， 并被构造成存储其数据状态基于流过所述第 一驱动线及所述第二驱动线的电流的方向而确定的数据 ； 以及电流控制块， 被构造成在写入操作中响应于温度信息而控制提供给所述第一驱动线及所述第二驱动线的电源电流。
根据本发明的另一方面， 提供了一种半导体存储装置， 该半导体存储装置包括 ： 存 储单元， 连接在第一驱动线与第二驱动线之间， 并被构造成存储其数据状态基于流过所述 第一驱动线及所述第二驱动线的电流的方向而确定的数据 ； 写入驱动块， 被构造成在写入 操作中响应于输入数据而驱动所述第一驱动线及所述第二驱动线 ； 以及电压控制块， 被构 造成响应于温度信息而控制提供给所述写入驱动块的电源电压。
根据本发明的另一方面， 提供了一种半导体存储装置， 该半导体存储装置包括 ： 存 储单元， 连接在第一驱动线与第二驱动线之间， 并被构造成存储其数据状态基于流过所述 第一驱动线及所述第二驱动线的电流的方向而确定的数据 ； 写入驱动块， 被构造成在写入 操作中利用第一电源电压来驱动所述第一驱动线及所述第二驱动线中的与输入数据相对 应的驱动线 ； 以及附加写入驱动块， 被构造成响应于温度信息而利用第二电源电压来附加 地驱动所述第一驱动线及所述第二驱动线中的与所述数据相对应的驱动线。
根据本发明的另一方面， 提供了一种半导体存储装置， 该半导体存储装置包括 ： 存 储元件， 被构造成存储其数据状态基于流过该存储元件的电流路径的电流的方向而确定的 数据 ； 开关元件， 被构造成在字线的激活期期间形成包括所述存储元件、 第一驱动线及第二 驱动线的电流路径 ； 以及驱动电流控制块， 被构造成通过根据温度信息来控制所述开关元 件以控制流过所述第一驱动线及所述第二驱动线的驱动电流的量。 根据本发明实施例的半导体存储装置能够在数据写入操作中通过根据温度来控 制流向 MTJ 的驱动电流的量或提供给 MTJ 的电源电压以调整施加给该半导体存储装置的开 关电流。此外， 该半导体存储装置能够通过上述对开关电流的调整来确保所期望的稳定的 数据写入操作。
附图说明 图 1 例示了典型半导体存储装置的存储单元的结构。
图 2A 及图 2B 例示了用于解释图 1 中所描述的 MTJ 的数据写入操作的图。
图 3 例示了示出图 1 中所例示的 MTJ 的根据温度及电压的隧道磁电阻 (TMR) 特性 的曲线图。
图 4 例示了根据本发明第一实施例的半导体存储装置的框图。
图 5 例示了用于输出图 4 中的温度信息的温度信息生成块的框图。
图 6 例示了用于解释图 4 中的电压控制块的图。
图 7 例示了用于解释图 5 中所例示的温度信息生成块及图 6 中所描述的电压控制 块的示意操作的波形图。
图 8 例示了图 4 中的写入驱动块的电路图。
图 9 例示了根据本发明第二实施例的半导体存储装置的框图。
图 10 例示了图 9 中所描述的写入驱动块及附加写入驱动块的电路图。
图 11 例示了根据本发明第三实施例的半导体存储装置的框图。
图 12 及图 13 例示了用于解释图 11 中的驱动电流控制块的框图。
图 14 例示了图 13 中的激活期控制单元的电路图。
图 15 例示了用于解释图 14 中的激活期控制单元的操作的波形图。
具体实施方式
本发明的其他目的及优点可以通过以下描述而被理解， 并且参照本发明的实施例 而变得显而易见。
图 4 例示了根据本发明第一实施例的半导体存储装置的框图。
参照图 4， 该半导体存储装置包括存储单元 410、 写入驱动块 430 及电压控制块 450。
存储单元 410 存储有其数据状态基于流过位线 BL 及源极线 SL 的电流的方向而确 定的数据， 因此包括以串联方式连接在位线 BL 与源极线 SL 之间的磁性隧道结元件 MTJ 及 开关元件 TR。
在写入操作中， 写入驱动块 430 响应于输入数据 DAT 而驱动位线 BL 及源极线 SL， 因此通过接收写入使能信号 WREN 及输入数据 DAT 而利用写入电源电压 V_WD 或地电压 VSS 来驱动相对应的线。换言之， 在输入数据 DAT 为 “0” 的情况下， 写入驱动块 430 利用写入 电源电压 V_WD 来驱动位线 BL 并利用地电压 VSS 来驱动源极线 SL。另一方面， 在输入数据 DAT 为 “1” 的情况下， 写入驱动块 430 利用地电压 VSS 来驱动位线 BL 并利用写入电源电压 V_WD 来驱动源极线 SL。此处， 在半导体存储装置的写入操作中， 写入使能信号 WREN 可以被 使能。 电压控制块 450 响应于温度信息 INF_TMP 而控制作为提供给写入驱动块 430 的电 源电压的写入电源电压 V_WD。根据本发明的写入电源电压 V_WD 的电压电平是基于温度信 息 INF_TMP 来确定的。此处， 根据不同的设计要求， 温度信息 INF_TMP 可以是模拟信号或数 字信号。下文中， 为了例示的目的， 将温度信息 INF_TMP 是数字信号的情况作为示例来描 述。
图 5 例示了用于输出图 4 中的温度信息 INF_TMP 的温度信息生成块的框图。
参照图 5， 温度信息生成块生成根据半导体存储装置的温度而变化的温度信息 INF_TMP， 并且包括温度电压产生单元 510 及温度信息输出单元 530。
温度电压产生单元 510 产生其电压电平基于温度而确定的第一温度电压 V_TMP1 及具有预定电压电平的第二温度电压 V_TMP2。
温度信息输出单元 530 根据第一温度电压 V_TMP1 及第二温度电压 V_TMP2 的电压 电平来输出逻辑高或逻辑低的温度信息 INF_TMP。将参照图 7 来再次描述根据温度的温度 信息 INF_TMP 与第一温度电压 V_TMP1 及第二温度电压 V_TMP2 的关系。根据本发明实施例 的温度信息 INF_TMP 在施加给半导体存储装置的温度相对低的情况下为逻辑低， 而其在施 加给半导体存储装置的温度相对高 ( 例如， 高于所述相对低的温度 ) 的情况下为逻辑高。
图 6 例示了用于解释图 4 中所描述的电压控制块 450 的图。
参照图 6， 电压控制块 450 包括 ： 电压产生单元 610， 用于产生电压电平与温度信 息 INF_TMP 相对应的第一电压 VH 及第二电压 VL ； 以及驱动单元 630， 用于响应于温度信息 INF_TMP 而利用第一电压 VH 或第二电压 VL 来驱动写入电源电压 (V_WD) 端子。此处， 第一 电压 VH 及第二电压 VL 的电压电平彼此不同， 将参照图 7 来再次对其进行描述。
此外， 驱动单元 630 包括 ： 第一 PMOS 晶体管 PM1， 用于响应于温度信息 INF_TMP 而 利用第一电压 VH 来驱动 V_WD 端子 ； 以及第二 PMOS 晶体管 PM2， 用于响应于温度信息 INF_
TMP 而利用第二电压 VL 来驱动 V_WD 端子。
此处， 第一 PMOS 晶体管 PM1 包括形成在第一电压 (VH) 节点与 V_WD 端子之间的源 极 - 漏极路径以及接收温度信息 INF_TMP 的栅极， 第二 PMOS 晶体管 PM2 包括形成在第二电 压 (VL) 节点与 V_WD 端子之间的源极 - 漏极路径以及接收温度信息 INF_TMP 的反转信号的 栅极。下文中将参照图 7 来描述该操作。
图 7 例示了用于解释图 5 中所描述的温度信息生成块及图 6 中所描述的电压控制 块 450 的示意操作的波形图。
参照图 4 至图 7， 温度电压产生单元 510 产生随温度上升而增大的第一温度电压 V_TMP1 以及无论温度如何都保持恒定的电压电平的第二温度电压 V_TMP2。温度信息输出 单元 530 将第一温度电压 V_TMP1 与第二温度电压 V_TMP2 相比较， 以输出比较结果作为温 度信息 INF_TMP。 因此， 温度信息 INF_TMP 在施加给半导体存储装置的温度相对低的时段中 为逻辑低， 而在所述温度相对高的时段中为逻辑高。
此外， 电压控制块 450 响应于温度信息 INF_TMP 而利用电压电平相对高的第一电 压 VH 或电压电平相对低的第二电压 VL 来驱动 V_WD 端子。即， 在驱动单元 630 的结构中， 在温度信息 INF_TMP 为逻辑低的情况下， 第一 PMOS 晶体管 PM1 导通， 因此利用第一电压 VH 来驱动 V_WD 端子， 而在温度信息 INF_TMP 为逻辑高的情况下， 第二 PMOS 晶体管 PM2 导通， 因此利用第二电压 VL 来驱动 V_WD 端子。
图 8 例示了图 4 中的写入驱动块 430 的电路图。
参照图 8， 写入驱动块 430 包括 ： 控制信号生成单元 810， 用于响应于输入数据 DAT 及写入使能信号 WREN 而生成第一驱动控制信号 CTR1 及第二驱动控制信号 CTR2 ； 以及第一 线驱动单元 830 及第二线驱动单元 850， 用于分别响应于第一驱动控制信号 CTR1 及第二驱 动控制信号 CTR2 来驱动位线 BL 及源极线 SL。此处， 第一线驱动单元 830 及第二线驱动单 元 850 接收根据本发明而产生的写入电源电压 V_WD， 并响应于与写入使能信号 WREN 及输入 数据 DAT 相对应的第一驱动控制信号 CTR1 及第二驱动控制信号 CTR2 而利用写入电源电压 V_WD 或地电压 VSS 来驱动其相对应的线。
根据本发明第一实施例的半导体存储装置能够根据温度信息 INF_TMP 来调整提 供给 V_WD 端子的电源电压。因此， 在第一实施例中， 在写入使能信号 WREN 的激活期中， 在 写入驱动块 430 根据输入数据 DAT 来驱动位线 BL 或源极线 SL 时， 可以使用其电压电平根 据温度信息 INF_TMP 而被调整的写入电源电压 V_WD。此处， 通过能够根据温度来调整在驱 动位线 BL 及源极线 SL 时使用的写入电源电压 V_WD， 可以调整提供给磁性隧道结元件 MTJ 的电源电流。换言之， 在温度相对低的情况下， 可以通过增大写入电源电压 V_WD 的电压电 平来增大提供给磁性隧道结元件 MTJ 的电源电流。在温度相对高的情况下， 可以通过减小 写入电源电压 V_WD 的电压电平来减小提供给磁性隧道结元件 MTJ 的电源电流。
归根结底， 电压控制块 450 根据温度信息 INF_TMP 来控制提供给位线 BL 及源极线 SL 的电源电流。此处， 电压控制块 450 充当用于控制用于位线 BL 及源极线 SL 的电源电流 的电路。
图 9 例示了根据本发明第二实施例的半导体存储装置的框图。
参照图 9， 该半导体存储装置包括存储单元 910、 写入驱动块 930 及附加写入驱动 块 950。为了例示的目的， 如同第一实施例中那样， 将第二实施例中的温度信息 INF_TMP 是数字信号的情况作为示例来描述。
存储单元 910 存储其数据状态基于流过位线 BL 及源极线 SL 的电流的方向而确定 的数据， 因此包括以串联方式连接在位线 BL 与源极线 SL 之间的磁性隧道结元件 MTJ 及开 关元件 TR。
在写入操作中， 写入驱动块 930 利用第一电源电压 V_WD1 或地电压 VSS 来驱动位 线 BL 及源极线 SL 中的与输入数据 DAT 相对应的线。在针对第一实施例中的写入驱动块 430 的输入数据为 “0” 的情况下， 写入驱动块 930 利用第一电源电压 V_WD1 来驱动位线 BL 并利用地电压 VSS 来驱动源极线 SL。另一方面， 在输入数据为 “1” 的情况下， 写入驱动块 930 利用地电压 VSS 来驱动位线 BL 并利用第一电源电压 V_WD1 来驱动源极线 SL。
附加写入驱动块 950 附加地响应于温度信息 INF_TMP 而利用第二电源电压 V_WD2 来驱动位线 BL 及源极线 SL 中的与驱动控制信号 CTR 相对应的线。此处， 驱动控制信号 CTR 是与输入数据 DAT 相对应的信号， 将参照图 10 来再次描述它。
在根据本发明第二实施例的半导体存储装置中， 写入驱动块 930 可以根据输入数 据 DAT 来驱动位线 BL 及源极线 SL， 并且附加写入驱动块 950 可以附加地根据温度信息 INF_ TMP 及输入数据 DAT 来驱动位线 BL 及源极线 SL。因此， 可以根据附加写入驱动块 950 是否 操作来控制提供给位线 BL 及源极线 SL 的电源电流。在本发明的第二实施例中， 尽管附加 地利用第二电源电压 V_WD2 来驱动位线 BL 及源极线 SL， 但是根据不同的设计要求， 也可以 利用地电压 VSS 来驱动位线 BL 及源极线 SL。 图 10 例示了图 9 中所描述的写入驱动块 930 及附加写入驱动块 950 的电路图。
参照图 9 及图 10， 写入驱动块 930 包括控制信号生成单元 1010、 位线驱动单元 1030A 及源极线驱动单元 1030B。
控制信号生成单元 1010 响应于写入使能信号 WREN 及输入数据 DAT 而生成第一驱 动控制信号 CTR1 及第二驱动控制信号 CTR2。在这点上， 在写入使能信号 WREN 被使能为逻 辑高的时段中， 第一驱动控制信号 CTR1 及第二驱动控制信号 CTR2 的逻辑电平与输入数据 DAT 相对应。即， 在输入数据 DAT 为 “0” 的情况下， 第一驱动控制信号 CTR1 及第二驱动控制 信号 CTR2 为逻辑低， 而在输入数据 DAT 为 “1” 的情况下， 第一驱动控制信号 CTR1 及第二驱 动控制信号 CTR2 为逻辑高。
位线驱动单元 1030A 包括以串联方式连接在第一电源电压 V_WD1 与地电压 VSS 之 间的第一 PMOS 晶体管 P1 及第一 NMOS 晶体管 N1。第一 PMOS 晶体管 P1 通过其栅极来接收 第一驱动控制信号 CTR1， 第一 NMOS 晶体管 N1 通过其栅极来接收第二驱动控制信号 CTR2。 第一 PMOS 晶体管 P1 及第一 NMOS 晶体管 N1 的公共节点连接到位线 BL， 并且位线 BL 是响应 于第一驱动控制信号 CTR1 及第二驱动控制信号 CTR2 而利用第一电源电压 V_WD1 或地电压 VSS 来驱动的。
源极线驱动单元 1030B 包括以串联方式连接在第一电源电压 V_WD1 与地电压 VSS 之间的第二 PMOS 晶体管 P2 及第二 NMOS 晶体管 N2。
第二 PMOS 晶体管 P2 通过其栅极来接收第二驱动控制信号 CTR2 的反转信号， 第二 NMOS 晶体管 N2 通过其栅极来接收第一驱动控制信号 CTR1 的反转信号。第二 PMOS 晶体管 P2 及第二 NMOS 晶体管 N2 的公共节点连接到源极线 SL， 并且源极线 SL 是响应于第一驱动 控制信号 CTR1 及第二驱动控制信号 CTR2 而利用第一电源电压 V_WD1 或地电压 VSS 来驱动
的。 此外， 附加写入驱动块 950 包括位线附加驱动单元 1050A 及源极线附加驱动单元 1050B。为了例示的目的， 第二电源电压 V_WD2 的电压电平可以与第一电源电压 V_WD1 的电 压电平相等或不同。
位线附加驱动单元 1050A 响应于温度信息 INF_TMP 及第一驱动控制信号 CTR1 而 利用第二电源电压 V_WD2 来驱动位线 BL， 并且包括具有形成在第二电源电压 V_WD2 与位线 BL 之间的源极 - 漏极路径以及接收与温度信息 INF_TMP 相对应的信号及第一驱动控制信号 CTR1 的栅极的第三 PMOS 晶体管 P3。
源极线附加驱动单元 1050B 响应于温度信息 INF_TMP 及第二驱动控制信号 CTR2 而利用第二电源电压 V_WD2 来驱动源极线 SL， 并且包括具有形成在第二电源电压 V_WD2 与 源极线 SL 之间的源极 - 漏极路径以及接收与温度信息 INF_TMP 相对应的信号及第二驱动 控制信号 CTR2 的栅极的第四 PMOS 晶体管 P4。
本发明的第二实施例例示了温度信息 INF_TMP 可以是如图 7 中所示出的数字信 号。即， 在施加给半导体存储装置的温度相对低的情况下， 温度信息 INF_TMP 变为逻辑低， 而在施加给半导体存储装置的温度相对高的情况下， 温度信息 INF_TMP 变为逻辑高。因此， 在温度相对低时， 位线附加驱动单元 1050A 及源极线附加驱动单元 1050B 被激活， 并且根据 输入数据 DAT 而利用第二电源电压 V_WD2 来附加地驱动位线 BL 及源极线 SL。
下文中， 将简要地描述写入驱动单元 1010、 1030A 及 1030B 以及附加写入驱动单元 1050A 及 1050B 的操作。
在写入操作中， 半导体存储装置的写入使能信号 WREN 变为逻辑高。此时， 在施加 给半导体存储装置的温度相对低的情况下， 温度信息 INF_TMP 变为逻辑低， 因此位线附加 驱动单元 1050A 及源极线附加驱动单元 1050B 被激活。因此， 位线驱动单元 1030A 及位线 附加驱动单元 1050A， 以及源极线驱动单元 1030B 及源极线附加驱动单元 1050B 根据输入数 据 DAT 而利用相对应的电源电压来驱动位线 BL 及源极线 SL。即， 在输入数据为 “0” 的情况 下， 利用第一电源电压 V_WD1 及第二电源电压 V_WD2 来驱动位线 BL。在输入数据为 “1” 的 情况下， 利用第一电源电压 V_WD1 及第二电源电压 V_WD2 来驱动源极线 SL。
此外， 在施加给半导体存储装置的温度相对高的情况下， 温度信息 INF_TMP 变为 逻辑高， 因此位线附加驱动单元 1050A 及源极线附加驱动单元 1050B 被去活。即， 在输入数 据为 “0” 的情况下， 利用第一电源电压 V_WD1 来驱动位线 BL。在输入数据为 “1” 的情况下， 利用第一电源电压 V_WD1 来驱动源极线 SL。
在用于驱动位线 BL 及源极线 SL 的电源电压根据温度信息 INF_TMP 而改变的情况 下， 提供给连接在位线 BL 与源极线 SL 之间的存储单元 910( 参照图 9) 的电源电流根据温 度信息 INF_TMP 而改变。即， 根据本发明的第二实施例， 如同第一实施例中那样， 能够根据 温度信息 INF_TMP 来控制提供给位线 BL 及源极线 SL 的电源电流。此处， 就位线 BL 及源极 线 SL 而言， 附加写入驱动块 950 充当用于控制电源电流的电路。
图 11 例示了根据本发明第三实施例的半导体存储装置的框图。
参照图 11， 该半导体存储装置包括存储单元 1110、 写入驱动块 1130 及驱动电流控 制块 1150。
存储单元 1110 包括磁性隧道结元件 MTJ 及开关元件 TR。磁性隧道结元件 MTJ 是
用于存储其数据状态基于流过位线 BL 及源极线 SL 的电流的方向而确定的数据的存储元 件。在字线 WL 的激活期期间， 开关元件 TR 形成通过位线 BL、 磁性隧道结元件 MTJ 及源极线 SL 的电流路径。
写入驱动块 1130 响应于写入使能信号 WREN 及输入数据 DAT 而驱动位线 BL 及源 极线 SL。位线 BL 及源极线 SL 是根据输入数据 DAT 而分别地利用写入电源电压 V_WD 或地 电压 VSS 来驱动的。根据写入驱动块 1130 的操作， 将与输入数据 DAT 相对应的数据存储在 存储单元 1110 中。
驱动电流控制块 1150 根据激活命令 ACT 及温度信息 INF_TMP 来控制开关元件 TR， 以由此控制流过位线 BL 及源极线 SL 的驱动电流的量。根据本发明第三实施例的驱动电流 控制块 1150 可以在激活操作中通过根据施加给半导体存储装置的温度来调整开关元件 TR 的激活期或电流驱动能力以控制流过位线 BL 及源极线 SL 的驱动电流的量。下文中， 将参 照图 12 及图 13 来描述驱动电流控制块 1150 的各种结构。
图 12 及图 13 例示了用于解释图 11 中的驱动电流控制块 1150 的框图。
参照图 12， 驱动电流控制块 1150 响应于温度信息 INF_TMP 而控制开关元件 TR 的 电流驱动能力。因此， 驱动电流控制块 1150 包括 ： 电压控制单元 1210， 用于根据温度信息 INF_TMP 来控制提供给字线驱动单元 1230 的驱动电源电压 V_WL ； 以及字线驱动单元 1230， 用于响应于激活命令 ACT 而利用驱动电源电压 V_WL 来驱动字线 WL。 此处， 在激活操作中激 活命令 ACT 被使能， 并响应于该激活命令 ACT 而激活字线 WL。 为了例示的目的， 字线驱动单 元 1230 激活开关元件 TR 与激活命令 ACT 被使能的时段相对应的预定时间。 在图 12 中所描述的驱动电流控制块 1150 中， 驱动电源电压 V_WL 的电压电平根据 温度信息 INF_TMP 而改变。即， 在施加给半导体存储装置的温度相对低的情况下， 驱动电源 电压 V_WL 的电压电平变高， 而在施加给半导体存储装置的温度相对高的情况下， 驱动电源 电压 V_WL 的电压电平变低。如在图 12 中的驱动电流控制块 1150 中， 如果驱动电源电压 V_ WL 的电压电平根据温度信息 INF_TMP 而改变， 则被激活预定时间的字线 WL 的驱动电压的电 压电平也改变。字线 WL 的驱动电压的电压电平确定开关元件 TR 的电流驱动能力。即， 可 以通过确定开关元件 TR 的导通程度来调整流过位线 BL、 磁性隧道结元件 MTJ 及源极线 SL 的驱动电流的量。归根结底， 可以根据温度来改变流过磁性隧道结元件 MTJ 的驱动电流的 量。
同时， 参照图 13， 驱动电流控制块 1150 响应于温度信息 INF_TMP 而调整开关元件 TR 的激活期。驱动电流控制块 1150 包括 ： 使能信号生成单元 1310， 用于生成在预定时段中 响应于激活命令 ACT 而被使能的激活使能信号 ACTEN ； 以及激活期控制单元 1330， 用于响应 于温度信息 INF_TMP 而控制激活使能信号 ACTEN 的激活期。作为图 13 中所描述的驱动电 流控制块 1150 的结果， 根据温度信息 INF_TMP 来改变字线 WL 的激活期。
图 14 例示了图 13 中的激活期控制单元 1330 的电路图。
参照图 14， 激活期控制单元 1330 包括 ： 第一延迟部 1410， 用于在第一传输部 TG1 被激活的情况下接收激活使能信号 ACTEN ； 第二延迟部 1430， 用于在第二传输部 TG2 被激活 的情况下接收激活使能信号 ACTEN ； 以及输出部 1450， 用于将与第一延迟部 1410 及第二延 迟部 1430 的输出信号相对应的信号输出给字线 WL。 此处， 对第一传输部 TG1 或第二传输部 TG2 的使能是响应于温度信息 INF_TMP 及 /INF_TMP 来确定的， 并且第一传输部 TG1 及第二
传输部 TG2 分别地响应于对其输入的激活使能信号 ACTEN 而反映不同的延迟量 T1 及 T2。
在施加给半导体存储装置的温度相对高的情况下， 由于温度信息 INF_TMP 变为逻 辑高而反转温度信息 /INF_TMP 变为逻辑低， 因此激活使能信号 ACTEN 被输入到第一延迟部 1410。同时， 在施加给半导体存储装置的温度相对低的情况下， 由于温度信息 INF_TMP 变为 逻辑低而反转温度信息 /INF_TMP 变为逻辑高， 因此激活使能信号 ACTEN 被输入到第二延 迟部 1430。此处， 在温度信息 INF_TMP 是模拟信号的情况下， 可以相应地改变激活期控制 单元 1330 的结构。在这种情况下， 激活期控制单元 1330 可以包括用于将与温度信息 INF_ TMP 相对应的延迟时间反映到激活使能信号 ACTEN 的延迟电路以及用于在延迟时间期间输 出用于激活字线 WL 的信号的输出电路。
图 15 例示了用于解释图 14 中的激活期控制单元 1330 的操作的波形图。为了例 示的目的， 图 15 中的温度信息 INF_TMP 用作如图 7 中那样响应于具有预定电压电平的第二 温度电压 V_TMP2 而转变为逻辑低或逻辑高的信号的示例。
参照图 14 及图 15， 在施加给半导体存储装置的温度相对低 ( 即， 温度信息 INF_ TMP 为逻辑低 ) 的情况下， 第二传输部 TG2 导通， 因此与第二延迟部 1430 相对应的延迟时间 T2 被反映在激活使能信号 ACTEN 中。因此， 从输出部 1450 输出到字线 WL 的信号的脉冲宽 度与延迟时间 T2 相对应。此处， 与延迟时间 T2 相对应的脉冲宽度是指在施加给半导体存 储装置的温度相对低的情况下激活图 13 中的开关元件 TR 较长时间。这意味着流过磁性隧 道结元件 MTJ 的驱动电流的量增大。
因而， 在施加给半导体存储装置的温度相对高 ( 即， 温度信息 INF_TMP 为逻辑高 ) 的情况下， 第一传输部 TG1 导通， 因此与第一延迟部 1410 的延迟时间 T1 被反映在激活使能 信号 ACTEN 中。因此， 输出到字线 WL 的信号的脉冲宽度与延迟时间 T1 相对应。这意味着 流过磁性隧道结元件 MTJ 的驱动电流的量减小。
根据图 11 至图 14 中所描述的本发明第三实施例的半导体存储装置能够通过根据 温度信息 INF_TMP 来控制开关元件 TR 的电流驱动能力或激活期以控制流过磁性隧道结元 件 MTJ 的驱动电流的量。
如上所述， 根据本发明第一实施例至第三实施例的半导体存储装置能够根据温度 来控制提供给磁性隧道结元件 MTJ 的电源电流或流过磁性隧道结元件 MTJ 的驱动电流的 量。这意味着能够根据不同的装置特性来调整磁性隧道结元件 MTJ 的开关电流。因此， 能 够确保稳定的写入操作以及对由 PVT 导致的问题的改进。而且， 根据本发明， 能够将在将数 据存储在磁性隧道结元件 MTJ 中时所需的功耗最小化。
根据本发明， 即使温度改变， 也能够通过根据施加给半导体存储装置的温度来控 制磁性隧道结元件 MTJ 的开关电流以确保对期望数据的稳定的写入操作。
此外， 根据本发明， 即使在半导体存储装置中出现由 PVT 导致的变化， 也能够确保 对输入数据的稳定的写入操作。
而且， 根据本发明， 能够通过根据温度来控制磁性隧道结元件 MTJ 的开关电流以 使数据存储所需的功耗最小化。
虽然已关于特定实施例描述了本发明， 但是本领域技术人员应当理解， 可以在不 背离如以下权利要求书中所限定的本发明的精神及范畴的情况下进行各种改变及修改。
例如， 在上述实施例中， 所例示的逻辑门及晶体管可以根据对其输入的信号的极性而实现为具有不同的位置及类型。