图形产生电路、采用该电路的多路径 检测电路及检测方法 本发明涉及一种图形产生电路，采用该电路的多路径检测电路及多路径检测方法。更具体地说，本发明涉及一种多路径位置的检测方法，用于确定在码分多址(CDMA)系统(扩频系统)采用的瑞克(RAKE(分离多径))接收机的指状部件的接收时序。
通常，作为这种路径时序检测电路，存在一种电路，其可以通过使用可调整的相关器或匹配的滤波器的接收信号和扩展码的相关操作，以及通过检测延迟分布的相关峰值量，通过测量传播路径的延迟分布得以实现。
然而，当各个多路径的间隔是窄的时候，在延迟分布上多个路径可以重叠，使得难以检测正确地路径位置。
例如，在图5A到5C所示的延迟分布的例子中，当只存在一条路径时，路径的形式具有如图5A所示的宽度。在另一方面，当存在多条路径时，如果这些路径具有足够的间隔如图5所示，那么可以识别多条路径。
然而，当路径的间隔如图5C所示的较小时，路径造成重叠使得不能识别哪一个采样点是精确的路径位置。当不能够精确地检测路径位置时，接收性能明显地降低。
在这种情况下，在已有技术中，已经采用了一种方法，通过从下一个峰值检测中省略在检测的路径之前和之后的N个采样，以设置各个指状部件位置的最小间隔。这种方法已经公布在“在实验室和现场实验中的DS-WCDNA系统的路径搜索性能”(Aoyama等的：IEICS技术报告，RCS 97-164,1997-11)(此后称作出版物1)。
然而，在前述的方法中，需要预先确定路径的最小间隔以检测。还有，在前述的方法中，可以根据设定值确定检测的路径位置，使的难以检测精确的时序。
换句话说，在前述的出版物1中，当路径之间的间隔缩窄以致重叠路径的时候，在检测的路径之前和之后的N个采样被屏蔽以从下一个峰值检测中省去，假的峰值可能出现在从中省去了在检测的路径之前和之后的N个采样的图形中，造成精确的时序检测的困难。
本发明是针对已有技术存在的问题做出的。因此本发明的目的是提供一种图形产生电路，其能够增强在每一路径时序检测中的精确性，并因此可以获得更稳定的接收性能，提供一种多路径检测电路和使用该电路的多路径检测方法。
根据本发明的第一方面，图形产生电路包括：
产生装置，其用于产生在发送路径的延迟分布中相关的峰值的逻辑图形；以及
除去装置，其用于利用由产生装置产生的相关的峰值的逻辑图形，从延迟分布中去除检测的相关峰值的功率成分。
根据本发明的第二方面，一多路径检测电路，其用于通过测量发送路径的延迟分布检测多路径的时序，它包括：
产生装置，其用于在延迟分布中产生相关峰值的逻辑图形；以及
检测装置，其用于根据由产生装置产生的相关峰值的逻辑图形检测相关峰值的位置。
根据本发明的第三方面，多路径检测电路包括：
输出扩展编码和接收的信号的相关值的一匹配滤波器；
延迟分布存储装置，用于存储由匹配滤波器测量的发送路径的延迟分布；
最大值检索装置，其用于从在延迟分布存储装置中存储的延迟分布中检索最大峰值位置和峰值电平；
图形产生装置，其用于根据从最大值检索装置中获得的峰值电平和峰值位置，顺序地产生相关峰值的逻辑图形；
制备装置，其用于制备被去除了由最大值检索装置在前一个时间检索的峰值的相关值的一个分布；
最大峰值和峰值电平是从由产生装置产生的分布中顺序地被检索。
根据本发明的第四方面，一种多路径检测方法，其通过测量发送路径的延迟分布用于检测多路径的时序，它包括步骤：
在延迟分布中产生相关峰值的逻辑图形；以及
根据产生的相关峰值的逻辑图形检测相关峰值的位置。
换句话说，在CDMA型接收机的多路径检测电路中，本发明的多路检测电路在路径位于接近一个码片的外延的环境中提高了路径检测精度。
因此，多路径检测电路具有：用于产生在延迟分布中相关峰值的逻辑图形的产生装置，以及去除装置，其用于利用由产生装置产生的相关峰值的逻辑图形从延迟分布中去除检测的相关峰值的功率成分。
更具体地说，本发明的多路径检测装置具有：输出扩展编码和接收的信号的相关值的一匹配滤波器；延迟分布存储装置，用于存储由匹配滤波器测量的发送路径的延迟分布；最大值检索装置，其用于从在延迟分布存储装置中存储的延迟分布中检索第一相关峰值的最大峰值位置和峰值电平；图形产生装置，其用于根据从最大值检索装置中获得的第一相关峰值的峰值电平和峰值位置，产生第一相关峰值的逻辑图形(逻辑形状)；以及一减法器，其基于检测第二相关峰值，从在延迟分布存储部分中存储的延迟分布数据中减去第一相关峰值的逻辑图形。
对于前面所设置的多径分离结构，基于检测第二相关峰值，由减法器制备去除了第一相关峰值的相关功率的一分布，以存储在延迟分布存储装置中。接下来，最大值检索部分输出最大峰值位置和峰值电平以获得第二相关值的峰值电平和峰值位置。图形产生部分根据第二相关峰值的峰值电平和峰值位置，产生第二相关峰值的逻辑图形。
减法器从在延迟分布存储部分中存储的延迟分布数据中减去第二相关峰值的逻辑图形，以产生去除了第二相关峰值的相关功率的延迟分布以便存储。前述的操作由一计数器计数，重复预定的次数，以检索多个相关峰值。
因此，即使在相关峰值(路径)的间隔窄造成延迟分布重叠时，多个路径可以精确地分离成每一单独的路径，能够检测相关峰值位置以致提高接收性能。
通过下面参照结合本发明实施例的附图的详细描述，对本发明能够有一个更好的理解，然而，这些知识对本发明的解释说明，而不是对本发明的限制。
图1是显示根据本发明的多路径检测电路的一个实施例的结构的方框图；
图2是显示根据本发明的CDMA接收机单元的一个实施例的结构的方框图；
图3是显示图1的最大值检索部分的结构的一例子的方框图；
图4是显示图1的图形产生部分的结构的一例子的方框图；
图5A是显示在一条路径的情况下延迟分布的示意图；
图5B是显示在三条路径的间隔较宽的情况下延迟分布的示意图；
图5C是显示在三条路径的间隔较窄的情况下延迟分布的示意图；
图6是示出图1的多路径检测电路的操作的一流程图；
图7A到7C是用于在图1的延迟分布存储部分中存储的延迟分布数据的各个处理过程的运行图像；
图8是示出本发明多路径检测电路的另一个实施例的最大值检索部分的结构的方框图；
图9是示出本发明多路径检测电路的另一实施例的操作的一流程图；
图10A到10C是示出本发明的另一实施例的处理过程的示意图；
图11是示出本发明多路径检测电路的另一个实施例的结构的方框图；
图12是示出本发明的图形产生部分的另一个实施例中使用的参考图形的一个例子的示意图。
下面将参照附图，结合最佳实施例对本发明进行详细地描述。在下面的描述中，给出了许多特定的细节，以便对本发明提供全面的理解。然而，显然对于本领域的技术熟练者来说，不用这些具体的细节也可以实施本发明。另外，没有示意出已知的结构，以便避免对本发明的不必要的混淆。
图1是显示根据本发明多路径检测电路的一个实施例的结构的一个方框图。如图1所示，示出的多路径检测电路1的实施例是由匹配滤波器11、延迟分布存储部分12、最大值检索部分13、图形产生部分14、减法器15和计数器16构成。
多路径检测电路1具有输出扩展码和接收的信号的相关值的匹配滤波器11。由匹配滤波器11测量的传播路径的延迟分布被馈送到延迟分布存储部分12将被存储在那里。
由最大值搜索部分13通过输出最大峰值位置和峰值电平，从延迟分布中获得第一相关峰值(路径)。图形产生部分14根据从最大值检索部分获得的第一峰值的峰值电平和峰值位置，产生第一相关峰值的逻辑图形。
在检测第二相关峰值方面，减法器15从在延迟分布存储部分12中的延迟分布数据中减去第一相关峰值的逻辑图形，以制备除去了第一相关峰值的相关功率的一分布并且将制备的分布存储在延迟分布存储部分12中。应意识到，减法器15可以用其他的装置替代，例如移位寄存器或其他的可以产生除去第一相关峰值的相关功率的的分布的类似装置。
其后，最大值检索部分13输出最大峰值位置和峰值电平以获得第二相关峰值的峰值电平和峰值位置。图形产生部分14根据第二相关峰值的峰值电平和峰值位置产生第二相关峰值的逻辑图形(逻辑形状)。
减法器15从在延迟分布存储部分12中存储的延迟分布数据中减去第二相关峰值的逻辑图形，以制备除去了第二相关峰值的相关功率的一分布。将制备的分布存储在延迟分布存储部分12中。
通过重复由计数器16测量的数次上面所述的操作，可以检索多个相关峰值。此外，即使在相邻相关峰值之间多路径具有窄的间隔使得延迟分布重叠，可以高精度地将多路径分离成各个相关的峰值，能够检测相关峰值位置的。因此，可以提高接收性能。
图2是显示根据本发明的CDMA接收机单元的一个实施例的结构的方框图。在图2中，本发明的CDMA接收机的一个实施例由天线部分2、高频接收电路部分(射频部分)3、模-数转换器4、瑞克指状部分5、瑞克合成部分6和多路径检测电路1构成。多路径检测部分1具有如图1所示的结构。高频接收部分3设置有一信道滤波器将被用于对于未示出的基站的频带限制。
作为无线电波发送的数据由天线部分2接收，然后由高频接收电路部分3进行频率变换(向下变频)，由模-数转换器4从模拟信号转换成数字信号。
来自模-数转换器4的信号提供到多路径检测电路1，用于测量发送路径的延迟分布和检测多路径的时序。多路径检测电路1的输出被用作瑞克指状部分5的接收时序输入。在接收时序接收的数据由瑞克合成部分6合成。
多路径检测电路1具有输出扩展码和接收的信号的相关值的匹配滤波器11。据此，发送路径的被测量的延迟分布被存储在延迟分布存储部分11中。
通过从延迟分布中输出最大峰值位置和峰值电平，可以由最大值检索部分13获得第一相关峰值(路径)。图形产生部分14根据从最大值检索部分13获得的第一相关峰值的峰值电平和峰值位置，产生相关峰值的逻辑图形。在这时，根据在信道滤波器3a中使用的系数，可以数学求导出在相关峰值的逻辑图形中使用的参考图形(一个路径的峰值电平1的波峰形状)。从这个参考图形中，根据相关峰值的峰值电平和峰值位置，产生相关峰值的逻辑图形。
在检测第二相关峰值方面，减法器15从在延迟分布存储部分12中的延迟分布数据中减去第一相关峰值的逻辑图形，以制备除去了第一相关峰值的相关功率的一分布并且将制备的分布存储在延迟分布存储部分12中。
其后，最大值检索部分13输出最大峰值位置和峰值电平以获得第二相关峰值的峰值电平和峰值位置。图形产生部分14根据第二相关峰值的峰值电平和峰值位置产生第二相关峰值的逻辑图形。
减法器15从在延迟分布存储部分12中存储的延迟分布数据中减去第二相关峰值的逻辑图形，以制备除去了第二相关峰值的相关功率的一分布。将制备的分布存储在延迟分布存储部分12中。通过重复数次上面所述的操作，可以检索多个相关峰值。应注意到所述次数是由计数器16测量的。
图3是显示图1的最大值检索部分的结构的一例子的方框图。在图3中，最大值检索部分13是由电平比较部分13a、选择器13b、缓存部分(D)13c和最大位置存储部分13d构成。
电平比较部分13a将延迟分布数据的采样值与在检索的采样值中的临时的最大值比较。选择器13b根据电平比较部分13a的比较结果选择延迟分布数据的相同采样值或临时的最大值。缓存部分13c在最大值检索期间保持临时最大值。在电平比较部分13a检测新的最大值以输出最大峰值位置时，最大位置存储部分13d保持采样值位置。在上述的结构中，延迟分布数据的所有采样是顺序进行的。在检索结束时，所有采样值中的最大值被存储在缓存部分13c中。
图4是显示图1的图形产生部分14的结构的一例子的方框图。在图4中，图形产生部分14是由逻辑图形存储器14a、乘法器14b和峰值位置设置部分14c构成。
逻辑图形存储器14a保持预先设置的参考图形。乘法器14b使用在逻辑图形存储器14a中存储的参考图形设值峰值电平。峰值位置设置部分14c从峰值位置输入和来自乘法器14b的波峰形状输出(逻辑图形)中设置相关峰值的位置。乘法器14b可以是任何其他装置，例如加法器或其他只要使用参考图形可以设置峰值电平的装置。
逻辑图形存储器14a可以通过存储表示相关峰值的逻辑图形的参考图形[在一条路径上波峰形状如图7A所示]得以实现，如在只读存储器(ROM)或类似装置中该相关电平设置为峰值电平1。
通过除去由图形产生部分14获得的被检测峰值的功率，下一个相关峰值的检测变得可以进行。因此获得的多路径时序信息被提供给瑞克指状部分5。
对于前面所述的结构，如图5C所示，即使在路径间隔窄造成延迟分布重叠的多路径环境中，也可以高精度地检测相关峰值位置以提高接收性能。
应该注意到，匹配滤波器11作为用于测量延迟分布的装置对本领域的熟练者来说是已知的。因此，为了易于对本发明的理解，将省略对它们的详细描述。应意识到也可以使用可调整相关器代替匹配滤波器11。类似地，瑞克指状部分5和瑞克合成部分6对本领域的熟练者来说是已知的，而且不是与本发明直接相关的。因此，为了保持简捷并易于对本发明的理解，将省略对它们的描述。
图5A到图5C示出了延迟分布的例子。图5A是显示在一条路径的情况下延迟分布的示意图。图5B是显示在三条路径的间隔相当宽的情况下延迟分布的示意图。图5C是显示在三条路径间的间隔窄的情况下延迟分布的示意图。
图6是示出图1的多路径检测电路的操作的一流程图，图7A到7C是用于在图1的延迟分布存储部分12中存储的延迟分布数据的各个处理过程的运行图像。应注意到图6中所示的运行过程是通过执行未示出的控制存储器的一个程序，由多路径检测电路1实现的。可以使用ROM、集成电路(IC)存储器等作为控制存储器。
下面将参照图1到图7C讨论本发明的一个实施例的工作过程。这里，将给出路径间隔窄而且如图5C所示多个相关峰值的延迟分布重叠的情况下的讨论。
图5A示出了只存在一个路径和只存在一个相关峰值的情况下相关峰值的例子。相关峰值的形状具有依赖于接收滤波器特性的宽度。
图5B示出了延迟分布的一个例子，在其中存在具有大约两个码片间隔的三个相关的峰值。当相关峰值具有所示出的足够的间隔时，三个相关峰值的存在是确定的。
图5C示出了存在具有约一个码片的间隔的三个相关峰值的情况的一个例子。由于各个路径重叠是的各个峰值位置不确定。因此，在常规的方法中，相关峰值的位置的精确检测是困难的。
接下来，将给出对于多路径检测电路1的运行的讨论。在多路径检测电路1中，首先置位计数检测的峰值数的计数器16(图6中的步骤S1)。其后，在多路径检测电路1中，由匹配滤波器11测量延迟分布(图6中的步骤S2)。图7A中示出了由匹配滤波器11测量的延迟分布的例子。
其后，由最大值检索部分13进行最大值检索(图6的步骤S3)。最大值检索部分13向瑞克指状部分5输出检测的路径时序(相关的峰值位置)(图6的步骤S4)。图形产生部分14根据由最大值检索部分13检测的最大值和峰值位置信息，产生检测的峰值的逻辑图形(见图7B)(图6中的步骤S5)。
减法器15从延迟分布数据中减去由图形产生部分14产生的逻辑图形(见图7C)，以致从延迟分布数据中去除检测的峰值的功率成分(图6的步骤S6)。
延迟分布存储部分12存储由减法器15从延迟分布数据中除去了检测的峰值的功率成分的数据(图6的步骤S7)。在完成这个处理之后，计数器16向上计数(图6的步骤S8)。通过将上述过程重复与指状装置数目对应的次数(图9的步骤S9)，可以检测必要的峰值数。
如前面所述的，即使在延迟分布的相关峰值重叠的多路径环境中，多路径检测电路1也可以高精度地检测各个路径的时序。从而可以提高接收性能。
图8是示出本发明多路径检测电路的另一个实施例的最大值检索部分的结构的方框图。在图8中，本发明的例一个实施例具有如图3中的所示的本发明的前一个实施例中的最大值检索部分13相同的结构，只是在最大值检索部分7中设置了系数乘部分71。与前一个实施例中的部件相同的部分相同的参考号表示，并且省略对它们的详细描述以便于简捷并便于对本发明的理解。
应注意到本发明的多路径检测电路的另一实施例的基本结构与图1所示的前一个实施例中的多路检测电路的结构相同。因此，为便于简捷并便于对本发明的理解，省略了对它们的详细描述。
在图8中，最大值检索部分7是由电平比较部分13a、选择器13b、缓存部分13c、最大位置存储部分13d和系数乘部分71。
电平比较部分13a将延迟分布数据的采样值与在检索的采样值中的临时的最大值比较。选择器13b根据电平比较部分13a的比较结果选择延迟分布数据的相同采样值或临时的最大值。缓存部分13c在最大值检索期间保持临时最大值。
在上述的结构中，延迟分布数据的所有采样是顺序进行的。在检索结束时，所有采样中的最大值被存储在缓存部分13c中。在电平比较部分13a检测新的最大值时以输出最大峰值位置时，最大位置存储部分13d保持采样位置。
这里，系数乘电路71用预先设置的给定值α乘以在缓存部分中存储的所有采样值中的最大值，将乘积输出到电平比较部分13a和选择器13b。
据此，在选择最大值时，当存在具有与最大相关电平等量电平的多个采样点时，在这些采样值中具有最小延迟期的采样值(延迟分布的左侧)可以被选择作为这些采样值(延迟分布的左侧)的最大点。应注意到，系数乘部分71可以由加法器或类似装置代替，只要具有最小延迟期的采样值可以取作最大点。
图9是示出本发明多路径检测电路的另一实施例的操作的一流程图。图10A到10C是示出本发明的另一实施例的处理过程的示意图。下面将参照图8到10C描述本发明多路径检测电路的另一实施例的工作过程和作用。
应注意到，本发明的多路径检测电路的另一实施例的基本结构与图1和图2所示的前一个实施例中的多路检测电路和CDMA接收机的结构相同。因此，与其相同的部件被标以相同的标号，为便于简捷并便于对本发明的理解，省略了对它们的详细描述。另一方面，图9中所示的工作过程是由多路径检测电路通过执行在未示出的控制存储器中的一个程序实现的。ROM、IC存储器等可以作为控制存储器使用。
这里，将给出路径间隔窄和多个相关峰值的延迟分布重叠的情况，如图5C所示。图5C显示了存在具有约一个码片的间隔的三各项管峰值情况的一个例子。由于各个路径重叠使得各个峰值位置不清楚。因此，在常规方法中相关峰值位置的精确检测是困难的。
在多路径检测电路1中，首先置位计数检测的峰值数的计数器16(图9中的步骤S11)。其后，在多路径检测电路1中，由匹配滤波器11测量延迟分布(图9中的步骤S12)。
其后，由最大值检索部分7进行最大值检索(图9的步骤S13)。最大值检索部分7向瑞克指状部分5输出路径时序(相关的峰值位置)(图9的步骤S15)。图形产生部分14根据由最大值检索部分7检测的最大值和峰值位置信息，产生检测的峰值的逻辑图形(图9中的步骤S16)。
减法器15从延迟分布数据中减去由图形产生部分14产生的逻辑图形，以致从延迟分布数据中去除检测的峰值的功率成分(图9的步骤S17)。延迟分布存储部分12存储由减法器15从延迟分布数据中除去了检测的峰值的功率成分的数据(图9的步骤S18)。在完成这个处理之后，计数器16向上计数(图9的步骤S19)。通过将上述过程重复与指状装置数对应的次数(图9的步骤S20)，可以检测必要的峰值数。
如前面所述的，即使在延迟分布的相关峰值重叠的多路径环境中，多路径检测电路1也可以高精度地检测各个路径的时序。从而可以提高接收性能。
图10A示出了多条路径位于相当接近而且各个路径的电平基本相等的情况下延迟分布的例子。在这种情况下，在本发明一个实施例的最大值检索部分13中，困难的是做出判断哪一个采样值是第一相关峰值。与此相反，在所示的实施例中的最大值检索部分7中，在最左位置的点(检测位置1)可以被选作分布的峰值。
因此，图10B和10C所示的过程，即，按照该处理过程，其中从延迟分布中去除第一峰值成分以检测该检测位置2，接着从延迟分布中去除第二峰值成分以检测该检测位置3，每一个峰的功率成分被除去，将所有的多路径分离以进行检测。
应注意到，当所示的实施例被设计为检测在最左边位置的峰值(即具有最小延迟期)作为顺序的分布峰值时，为了顺序地检测分布峰值，通过反向扫描方向，也能够检测位于最右边的位置的峰值(即具有最大延迟期的峰值)，作为分布峰值。
图11是示出本发明多路径检测电路的另一个实施例的方框图。在图11中，本发明多路径检测电路8的另一实施例具有与图1中所示的多路径检测电路1基本相同的结构，只是存在一个路径间隔判断部分82和一个采样减去部分83。因此，与前面的实施例相同的部件被标以相同的标号，为便于简捷并便于对本发明的理解，省略了对它们的详细描述。而且，共用部件的工作过程是与本发明的一个实施例中的过程相同的。应该注意到，在多路径检测电路8中，检测目标图形产生部分81是由图形产生部分14和减法器15构成的。
路径间隔判断部分82根据从最大值检索部分13输出的路径时序，做出路径时序间隔的判断，以便当路径时序间隔变成小于预先设置的间隔时驱动检测目标图形产生部分81，以及当路径时序间隔变成大于预先设置的间隔时驱动采样检测部分83。应该注意到路径时序间隔判断部分82输出从最大值检索部分13输出的路径时序，作为多路径检测电路8的输出。
在检测目标图形产生部分81中的图形产生部分14和减法器15进行将被检测的目标的延迟分布数据的生成操作过程。另一方面，采样检测部分83执行与已有技术类似的操作。在本发明的另一个实施例中，图形产生部分14和减法器15的图形生成操作只是对延迟分布重叠的多路径进行的。
图12是示出在本发明的另一个实施例中的图形产生部分中将使用的参考图形的一个例子。在延迟分布中，在代表一个路径的延迟分布的波形之前和之后，生成旁瓣以使相关峰值间隔较窄引起延迟分布的重叠，这些旁瓣可以包括在波形中。
因此，在本发明的另一个实施例中，在参考图形的生成方面，与分布峰值一起预先制备旁瓣部分以存储，如图12所示。据此，可以从包括有相邻分布峰的旁瓣的分布峰中消除旁瓣部分。因此，变为能够进行多路径成分的更精确的检测。
如前面所示，根据本发明，在检测多路径时序的多路径检测电路中，产生在延迟分布中的相关峰值的逻辑形状，用于根据产生的相关峰值的逻辑形状检测相关的峰值，以增强在延迟分布上相关峰值重叠的多路径环境中路径时序的检测，以获得更好的接收性能。
虽然已经根据示例性的实施例描述了本发明，应认识到对于本领域的技术熟练者来说，在没有离开本发明的精神和范围的情况下，是能够做出各种变化、省略和增加的。因此，将应理解本发明不受这些特定实施例的限制，而是包括在所附权利要求中设定的特征所含的所有相同或等同的范围内的所有可能的实施方案。