《制造金属氧化物半导体元件双层栅极的方法.pdf》由会员分享，可在线阅读，更多相关《制造金属氧化物半导体元件双层栅极的方法.pdf（9页完整版）》请在专利查询网上搜索。
一种制造金属氧化物半导体元件双层栅极的方法,形成有不同蚀刻特性的一层掺杂多晶硅层及一层牺牲层在基底上。在前述产生的基底上形成一层介电层以覆盖栅极结构的表面,并且暴露出栅极结构的牺牲层的表面,随后以金属层取代牺牲层以形成栅极。 。
CN01101277.3
2001.01.17
CN1366332A
2002.08.28
撤回
无权
发明专利申请公布后的视为撤回|||公开|||实质审查的生效申请日:2001.1.17
H01L21/28
世界先进积体电路股份有限公司;
曾鸿辉
台湾省新竹科学工业园区
北京市柳沈律师事务所
陶凤波
一种制造金属氧化物半导体元件双层栅极的方法,形成有不同蚀刻特性的一层掺杂多晶硅层及一层牺牲层在基底上。在前述产生的基底上形成一层介电层以覆盖栅极结构的表面,并且暴露出栅极结构的牺牲层的表面,随后以金属层取代牺牲层以形成栅极。
1.一种制造金属氧化物半导体元件双层栅极的方法，该方法包括： 提供一基底； 在该基底上形成一栅氧化层； 在该栅氧化层上形成一掺杂多晶硅层； 在该掺杂多晶硅层上形成一牺牲层； 定义该掺杂多晶硅层及该牺牲层，形成一栅极结构； 在该图案化的该掺杂多晶硅层和该牺牲层侧边形成一绝缘间隙壁； 在该基底上形成一源/漏极区域； 在该基底上形成一第一介电层，以覆盖该栅极结构，该第一介电层以 化学机械研磨法处理至该牺牲层表面被暴露出来； 选择性地移除该牺牲层以形成一开口，该开口暴露出该掺杂多晶硅 层； 填充一金属层进入该开口，以及 在该金属层及该第一介电层形成一第二介电层上。 2.如权利要求1所述的制造金属氧化物半导体元件双层栅极的方法， 其中该介电层具有和该掺杂多晶硅层不同的蚀刻特性。 3.如权利要求1所述的制造金属氧化物半导体元件双层栅极的方法， 其中该牺牲层包括非晶硅。 4.如权利要求3所述的制造金属氧化物半导体元件双层栅极的方法， 其中移除该牺牲层方法包括氦气等离子蚀刻。 5.如权利要求l所述的制造金属氧化物半导体元件双层栅极的方法， 其中该牺牲层包括氮化硅。 6.如权利要求5所述的制造金属氧化物半导体元件双层栅极的方法， 其中移除该牺牲层方法包括湿式蚀刻。 7.如权利要求1所述的制造金属氧化物半导体元件双层栅极的方法， 其中该金属层包括选择性的沉积钨金属层。 8.如权利要求1所述的制造金属氧化物半导体元件双层栅极的方法， 其中该金属层厚度比该掺杂多晶硅层厚。 9.一种制造金属氧化物半导体元件双层栅极的方法，该方法包括： 在该基底上依次形成一导电层及一牺牲层； 定义该导电层及该牺牲层以形成一栅极结构； 在该基底上形成一介电层以覆盖该栅极结构的表面，并且暴露出该栅 极结构的该牺牲层的表面；以及 以一金属层完全取代该牺牲层。 10.如权利要求9所述的制造金属氧化物半导体元件双层栅极的方 法，其中该牺牲层的蚀刻特性和该导电层不同。 11.如权利要求9所述的制造金属氧化物半导体元件双层栅极的方 法，其中以该金属层完全取代该牺牲层，进一步包括选择性地移除该牺牲 层，随后在该牺牲层之前所占据的地方选择性地沉积该金属层。 12.如权利要求11所述的制造金属氧化物半导体元件双层栅极的方 法，其中该牺牲层包括非晶硅。 13.如权利要求12所述的制造金属氧化物半导体元件双层栅极的方 法，其中移除该牺牲层包括氦气等离子蚀刻。 14.如权利要求11所述的制造金属氧化物半导体元件双层栅极的方 法，其中该牺牲层包括氮化硅。 15.如权利要求14所述的制造金属氧化物半导体元件双层栅极的方 法，其中移除该牺牲层包括湿式蚀刻。 16.如权利要求9所述的制造金属氧化物半导体元件双层栅极的方 法，其中在该基底上形成一介电层以覆盖该栅极结构的表面，并且暴露出 该栅极结构的该牺牲层的表面，包括以该牺牲层作为终止层的化学机械研 磨法。 17.如权利要求9所述的制造金属氧化物半导体元件双层栅极的方 法，其中该金属层包括钨。
制造金属氧化物半导体元件 双层栅极的方法本发明涉及制造栅极的方法，且特别是涉及一种制造金属氧化物半导 体(Metal Oxide Semiconductor，MOS)元件双层(dual-layer)栅极的方法。 一般常利用多晶硅当作金属氧化物半导体元件的栅极导体。以光刻技 术选择性地移去多晶硅层，使图案化栅极导体覆盖p-型(p-type)或n-型(n- type)MOS元件上的栅氧化层和通道区域。多晶硅栅极导体当作导电元件 时，其可在通道位置快速且容易的偏移。因此希望多晶硅栅极导体有较低 的电阻率。而多晶硅电阻率比其他金属内连线材料，例如是耐火金属或金 属硅化物，还要差。一般多晶硅不管是否经过掺杂其电阻率还是很高，会 在单一传送中导致明显的延迟。 随着半导体元件集成度持续增加的特点，将多晶硅应用在栅极，必须 减少其片电阻。降低栅极电阻率的一种方法是以耐火金属取代多晶硅。耐 火金属，例如是铝，其电阻率和多晶硅及硅相比是非常低的。然而耐火金 属在制造工艺中暴露，无法禁得起高温氧化。因此耐火金属使用在制造程 序的后段，例如不纯物趋入以及退火处理等高温制造工艺之后。 目前利用多晶硅化金属结构来降低栅极的电阻率，多晶硅化金属结构 是在多晶硅导体上方表面形成一层耐火金属硅化物。然而当元件的通道长 度持续缩减直到次微米范围，需要更低的片电阻时，多晶硅化金属很明显 的无法合乎要求。因此，纯耐火性金属栅极仍然是较佳的替代物。传统制 造栅极结构的方法包括一层多晶硅层及一层纯耐火性金属，已由Wu揭露在 美国专利第4,908,332号。 本发明的目的是提供一种制造双层栅极的方法，其中在多晶硅层上形 成一纯耐火性金属层以提供一低电阻栅极。 为了实现上述目的，本发明提供一种制造金属氧化物半导体元件双层 栅极的方法，该方法包括： 提供一基底； 在该基底上形成一栅氧化层； 在该栅氧化层上形成一掺杂多晶硅层； 在该掺杂多晶硅层上形成一牺牲层； 定义该掺杂多晶硅层及该牺牲层，形成一栅极结构； 在该图案化的该掺杂多晶硅层和该牺牲层侧边形成一绝缘间隙壁； 在该基底上形成一源/漏极区域； 在该基底上形成一第一介电层，以覆盖该栅极结构，该第一介电层以 化学机械研磨法处理至该牺牲层表面被暴露出来； 选择性地移除该牺牲层以形成一开口，该开口暴露出该掺杂多晶硅 层； 填充一金属层进入该开口，以及 在该金属层及该第一介电层形成一第二介电层上。 本发明另一方面提供一种制造金属氧化物半导体元件双层栅极的方 法，该方法包括： 在该基底上依次形成一导电层及一牺牲层； 定义该导电层及该牺牲层以形成一栅极结构； 在该基底上形成一介电层以覆盖该栅极结构的表面，并且暴露出该栅 极结构的该牺牲层的表面；以及 以一金属层完全取代该牺牲层。 根据此发明的优选实施例，含有不同蚀刻特性的掺杂多晶硅层及牺牲 层相继在基底上形成，之后定义掺杂多晶硅层及牺牲层以形成栅极结构。 然后沉积一介电层，覆盖住栅极结构并且暴露出栅极结构的牺牲层表面。 进一步的以金属层取代牺牲层而形成栅极。 因此在掺杂多晶硅层上形成一金属层，以降低栅极的总电阻率。当牺 牲层和掺杂多晶硅层具有不同的蚀刻特性，可以良好地控制移除牺牲层。 如此可良好地控制金属层以及掺杂多晶硅层的厚度，形成含有一薄多晶硅 层及一厚金属层的栅极。 充分了解前述的先前技术叙述及下面的优选实施例，以进一步提供发 明专利保护范围的解释。 为了使本发明的上述和其他目的、特征、和优点能更明显易懂，并进 一步提供发明专利范围的解释，下面特举一优选实施例，并配合附图作详 细说明。附图中： 图1A至图1D为根据本发明优选实施例的双层栅极制造流程剖面图。 图式标号的简单说明 100 基底 102 栅氧化层 104 掺杂多晶硅层 106 牺牲层 110 侧壁间隙壁 112 源/漏极区 114 介电层 116 开口 118 金属层 120 栅极 122 介电层 实施例 双层栅极的制造流程分别以图1A至图1D来说明。 参照图1A，提供一基底100例如是硅基底，在其上形成一栅氧化层 102。栅氧化层102例如是以热氧化(thermal oxidation)法形成。在栅氧化层 102上形成一导电层例如是掺杂多晶硅层104。制造掺杂多晶硅层104，传 统上是先以低压化学气相沉积(Low Pressure Chemical Vapor Deposition， LPCVD)形成一层未掺杂多晶硅，之后注入(implanting)掺杂物至多晶硅层并 且以退火(annealing)热处理，活化掺杂物使多晶硅层导通或掺杂。 接着在掺杂多晶硅层104上形成一牺牲层106。牺牲层106例如是非 晶硅层或氮化硅层，其和下方的掺杂多晶硅104有不同的蚀刻特性。而牺 牲层106的厚度较掺杂多晶硅层的厚度104厚，例如，牺牲层106厚度大 约为掺杂多晶硅层104的五倍。接着限定牺牲层106及掺杂多晶硅层104 以形成栅极结构(gate structure)的。 之后，在基底上实行轻微的注入以及在栅极结构的侧边形成侧壁间隙 壁110，例如是以在前述产生的结构上以化学气相沉积(Chemically Vapor Deposit，CVD)一层二氧化硅层，并以各向异性回蚀技术蚀刻二氧化硅层以 形成侧壁间隙壁110。进一步使用间隙壁110和栅极结构当掩模，以重剂量 的掺杂物注入基底100以在基底100上形成源/漏(source/drain)极区112。 参照图1B，在前述产生的结构上形成一介电层114以覆盖住牺牲层 106、侧壁间隙壁110以及被暴露出的栅氧化层102。介电层114例如是以 化学气相沉积形成一厚氧化层。之后，利用牺牲层106为终止层，以化学 机械研磨法(Chemical Mechanical Polishing，CMP)移去介电层114的一部分 直到牺牲层106的表面被暴露出来。 接着参照图1C，牺牲层106(如图1B所示)被选择性地移除，形成开口 116而暴露出其下方的多晶硅层104。如果牺牲层106为非晶硅或氮化硅， 可分别利用氦气等离子蚀刻或湿式蚀刻移除牺牲层106。当牺牲层106和 掺杂多晶硅层104有不同的蚀刻特性，即可妥善地控制牺牲层106的移除， 而保持下方的掺杂多晶硅层104的完整。 参照图1D，形成金属层118以填充开口116(如图1C所示)。金属层 118例如是钨以选择性地沉积形成。金属层118和多晶硅层104一起形成栅 极120。因此，金属层118的厚度和牺牲层106的厚度相同。介电层122 进一步沉积在前述产生的结构上以隔离栅极120。 根据上述，本发明提供一种制造双层栅极的方法，其在掺杂多晶硅层 上形成一金属层以降低栅极的总电阻率。当金属层在热制造工艺后形成， 例如是完成退火热处理或趋入制造工艺，以避免例如是高温金属氧化等不 利的结果产生。此外牺牲层有和多晶硅层不同的蚀刻特性，可良好的控制 牺牲层的移除。更进一步的，金属层取代牺牲层而形成，而不是以金属层 取代多晶硅层的一部分，因此也可良好的控制金属层及其下方的多晶硅层 厚度。 虽然本发明已结合一优选实施例揭露如上，然而其并非用以限定本发 明，本领域的技术人员在不脱离本发明的精神和范围内，可以作各种更动 与润饰，因此本发明的保护范围应当由后附的权利要求的范围所界定。
本发明涉及制造栅极的方法，且特别是涉及一种制造金属氧化物半导 体(Metal Oxide Semiconductor，MOS)元件双层(dual-layer)栅极的方法。
一般常利用多晶硅当作金属氧化物半导体元件的栅极导体。以光刻技 术选择性地移去多晶硅层，使图案化栅极导体覆盖p-型(p-type)或n-型(n- type)MOS元件上的栅氧化层和通道区域。多晶硅栅极导体当作导电元件 时，其可在通道位置快速且容易的偏移。因此希望多晶硅栅极导体有较低 的电阻率。而多晶硅电阻率比其他金属内连线材料，例如是耐火金属或金 属硅化物，还要差。一般多晶硅不管是否经过掺杂其电阻率还是很高，会 在单一传送中导致明显的延迟。
随着半导体元件集成度持续增加的特点，将多晶硅应用在栅极，必须 减少其片电阻。降低栅极电阻率的一种方法是以耐火金属取代多晶硅。耐 火金属，例如是铝，其电阻率和多晶硅及硅相比是非常低的。然而耐火金 属在制造工艺中暴露，无法禁得起高温氧化。因此耐火金属使用在制造程 序的后段，例如不纯物趋入以及退火处理等高温制造工艺之后。
目前利用多晶硅化金属结构来降低栅极的电阻率，多晶硅化金属结构 是在多晶硅导体上方表面形成一层耐火金属硅化物。然而当元件的通道长 度持续缩减直到次微米范围，需要更低的片电阻时，多晶硅化金属很明显 的无法合乎要求。因此，纯耐火性金属栅极仍然是较佳的替代物。传统制 造栅极结构的方法包括一层多晶硅层及一层纯耐火性金属，已由Wu揭露在 美国专利第4,908,332号。
本发明的目的是提供一种制造双层栅极的方法，其中在多晶硅层上形 成一纯耐火性金属层以提供一低电阻栅极。
为了实现上述目的，本发明提供一种制造金属氧化物半导体元件双层 栅极的方法，该方法包括：
提供一基底；
在该基底上形成一栅氧化层；
在该栅氧化层上形成一掺杂多晶硅层；
在该掺杂多晶硅层上形成一牺牲层；
定义该掺杂多晶硅层及该牺牲层，形成一栅极结构；
在该图案化的该掺杂多晶硅层和该牺牲层侧边形成一绝缘间隙壁；
在该基底上形成一源/漏极区域；
在该基底上形成一第一介电层，以覆盖该栅极结构，该第一介电层以 化学机械研磨法处理至该牺牲层表面被暴露出来；
选择性地移除该牺牲层以形成一开口，该开口暴露出该掺杂多晶硅 层；
填充一金属层进入该开口，以及
在该金属层及该第一介电层形成一第二介电层上。
本发明另一方面提供一种制造金属氧化物半导体元件双层栅极的方 法，该方法包括：
在该基底上依次形成一导电层及一牺牲层；
定义该导电层及该牺牲层以形成一栅极结构；
在该基底上形成一介电层以覆盖该栅极结构的表面，并且暴露出该栅 极结构的该牺牲层的表面；以及
以一金属层完全取代该牺牲层。
根据此发明的优选实施例，含有不同蚀刻特性的掺杂多晶硅层及牺牲 层相继在基底上形成，之后定义掺杂多晶硅层及牺牲层以形成栅极结构。 然后沉积一介电层，覆盖住栅极结构并且暴露出栅极结构的牺牲层表面。 进一步的以金属层取代牺牲层而形成栅极。
因此在掺杂多晶硅层上形成一金属层，以降低栅极的总电阻率。当牺 牲层和掺杂多晶硅层具有不同的蚀刻特性，可以良好地控制移除牺牲层。 如此可良好地控制金属层以及掺杂多晶硅层的厚度，形成含有一薄多晶硅 层及一厚金属层的栅极。
充分了解前述的先前技术叙述及下面的优选实施例，以进一步提供发 明专利保护范围的解释。
为了使本发明的上述和其他目的、特征、和优点能更明显易懂，并进 一步提供发明专利范围的解释，下面特举一优选实施例，并配合附图作详 细说明。附图中：
图1A至图1D为根据本发明优选实施例的双层栅极制造流程剖面图。 图式标号的简单说明
100 基底
102 栅氧化层
104 掺杂多晶硅层
106 牺牲层
110 侧壁间隙壁
112 源/漏极区
114 介电层
116 开口
118 金属层
120 栅极
122 介电层
实施例
双层栅极的制造流程分别以图1A至图1D来说明。
参照图1A，提供一基底100例如是硅基底，在其上形成一栅氧化层 102。栅氧化层102例如是以热氧化(thermal oxidation)法形成。在栅氧化层 102上形成一导电层例如是掺杂多晶硅层104。制造掺杂多晶硅层104，传 统上是先以低压化学气相沉积(Low Pressure Chemical Vapor Deposition， LPCVD)形成一层未掺杂多晶硅，之后注入(implanting)掺杂物至多晶硅层并 且以退火(annealing)热处理，活化掺杂物使多晶硅层导通或掺杂。
接着在掺杂多晶硅层104上形成一牺牲层106。牺牲层106例如是非 晶硅层或氮化硅层，其和下方的掺杂多晶硅104有不同的蚀刻特性。而牺 牲层106的厚度较掺杂多晶硅层的厚度104厚，例如，牺牲层106厚度大 约为掺杂多晶硅层104的五倍。接着限定牺牲层106及掺杂多晶硅层104 以形成栅极结构(gate structure)的。
之后，在基底上实行轻微的注入以及在栅极结构的侧边形成侧壁间隙 壁110，例如是以在前述产生的结构上以化学气相沉积(Chemically Vapor Deposit，CVD)一层二氧化硅层，并以各向异性回蚀技术蚀刻二氧化硅层以 形成侧壁间隙壁110。进一步使用间隙壁110和栅极结构当掩模，以重剂量 的掺杂物注入基底100以在基底100上形成源/漏(source/drain)极区112。
参照图1B，在前述产生的结构上形成一介电层114以覆盖住牺牲层 106、侧壁间隙壁110以及被暴露出的栅氧化层102。介电层114例如是以 化学气相沉积形成一厚氧化层。之后，利用牺牲层106为终止层，以化学 机械研磨法(Chemical Mechanical Polishing，CMP)移去介电层114的一部分 直到牺牲层106的表面被暴露出来。
接着参照图1C，牺牲层106(如图1B所示)被选择性地移除，形成开口 116而暴露出其下方的多晶硅层104。如果牺牲层106为非晶硅或氮化硅， 可分别利用氦气等离子蚀刻或湿式蚀刻移除牺牲层106。当牺牲层106和 掺杂多晶硅层104有不同的蚀刻特性，即可妥善地控制牺牲层106的移除， 而保持下方的掺杂多晶硅层104的完整。
参照图1D，形成金属层118以填充开口116(如图1C所示)。金属层 118例如是钨以选择性地沉积形成。金属层118和多晶硅层104一起形成栅 极120。因此，金属层118的厚度和牺牲层106的厚度相同。介电层122 进一步沉积在前述产生的结构上以隔离栅极120。
根据上述，本发明提供一种制造双层栅极的方法，其在掺杂多晶硅层 上形成一金属层以降低栅极的总电阻率。当金属层在热制造工艺后形成， 例如是完成退火热处理或趋入制造工艺，以避免例如是高温金属氧化等不 利的结果产生。此外牺牲层有和多晶硅层不同的蚀刻特性，可良好的控制 牺牲层的移除。更进一步的，金属层取代牺牲层而形成，而不是以金属层 取代多晶硅层的一部分，因此也可良好的控制金属层及其下方的多晶硅层 厚度。
虽然本发明已结合一优选实施例揭露如上，然而其并非用以限定本发 明，本领域的技术人员在不脱离本发明的精神和范围内，可以作各种更动 与润饰，因此本发明的保护范围应当由后附的权利要求的范围所界定。
下载文档到电脑，查找使用更方便
30 金币 0人已下载
还可以输入200字符
暂无评论，赶快抢占沙发吧。
copyright@ 2017-2018 zhuanlichaxun.net网站版权所有经营许可证编号:粤ICP备2021068784号-1