半导体叠层组件 【技术领域】
本发明涉及例如把在基底基板上安装有进行了倒装芯片连接的薄膜状半导体芯片的多个单体封装叠层起来构成的半导体叠层组件。
背景技术
参看图4说明现有技术的半导体叠层组件的构成的一个例子。图4是剖面图，半导体叠层组件41，例如，是把3个单体封装42a、42b、42c依次叠层起来构成的。例如，最下层的单体封装42a是采用把厚度例如为100微米左右的半导体芯片44a倒装芯片连接到玻璃环氧树脂制的基底基板43a的上表面上，同时用例如环氧系树脂构成的薄膜状热硬化性树脂粘接剂等的芯片粘接剂45a进行粘接的办法构成的。半导体芯片44a是用基板粘接剂46a一体地粘接到基底基板43a上边，作为单体封装42a构成的。在基底基板43a的下表面上，设置多个焊料球47，构成与外部装置之间的连接部分。
在该单体封装42a的上边叠层上第2层的单体封装42b，然后，再叠层上第3层单体封装42c。该第3层单体封装42c的上表面用单体基底基板43d覆盖起来。
3个单体封装42a、42b、42c的叠层，可以这样地进行：采用例如使用由环氧系树脂等的热硬化性树脂粘接剂构成的半固化片等的基板粘接剂46a、46b、46c，加压、加热依次进行粘接地办法，使得在上下方向上构成3层叠层体。在最上部的单体封装42c的上边，作为覆盖用而设置的基底基板43d，是与基底基板43a、43b、43c相同的玻璃环氧树脂制的基底基板，可以用基板粘接剂46c进行粘接。
在3个单体封装42a、42b、42c进行了3维叠层之后，在半导体芯片44a、44b、44c的两侧，使得上下贯通3层叠层体那样地形成贯通孔48a、48b，在该贯通孔48a、48b内形成镀铜层49a、49b。
在图4所示的上述的现有技术中，在使单体封装42a、42b、42c进行叠层形成为半导体封装41后，在该封装41上或者产生挠曲，或者归因于该挠曲在各个基底基板43a、43b、43c和半导体芯片44a、44b、44c之间的倒装芯片连接部分处产生剥离。因此，对于叠层部分贴紧性的可靠性降低。此外，在半导体芯片44a、44b、44c形成为薄膜状的情况下，在进行热循环试验时归因于在半导体封装41上反复产生的挠曲，有时候在各个半导体芯片44a-44c上就会产生裂纹。
对这些问题的发生进行考察得知，在把半导体芯片44a-44c分别倒装芯片连接到基底基板43a-43c上之后，归因于作为密封半导体芯片44a-44c下面一侧的密封树脂的芯片粘接剂45a-45c和作为在使单体封装42a-42c进行叠层时密封半导体芯片44a-44c的上面一侧的密封树脂的基板粘接剂46a-46c之间的热膨胀量的不同而发生的应力，就变成为产生挠曲的原因。此外，还得知归因于随着温度变化而发生变化的两者的弹性模量之差而产生的应力，也会产生挠曲。
【发明内容】
本发明的一个实施例的半导体叠层组件，具备：用第1粘接剂把半导体芯片粘接到基底基板上边构成的多个单体封装；用第2粘接剂使该多个单体封装彼此粘接起来形成的叠层体；覆盖上述半导体芯片上表面且具有与上述第1粘接剂大体上相同的热膨胀系数的第3粘接剂层；用上述第2粘接剂粘接到最上部的上述单体封装上的最上部基板。
【附图说明】
图1的剖面图示出了本发明的半导体叠层组件的一个实施例的构成。
图2的剖面图示出了作为图1所示的一个实施例的半导体叠层组件的构成要素的单体组件的构成。
图3的剖面图示出了在图1所示的一个实施例的半导体叠层组件的制造工序中使3个图2所示构造的单体组件叠层起来的状态。
图4的剖面图示出了现有的半导体叠层组件构成的一个例子。
【具体实施方式】
以下参看图1到图3说明本发明的一个实施例。
图1示出了一个实施例的最终状态的半导体叠层组件11。该半导体叠层组件11，在上下方向上3维叠层上3个半导体封装12a、12b、12c，构成使得整体的厚度变成为大约780微米左右那样地形成的12mm×18mm的方形薄板状。
例如，单体封装12a，如图2所示，可以在厚度为60微米的玻璃环氧树脂制的基底基板13a的上边构成。在基底基板13a的上表面上，以例如100微米左右的厚度形成使例如铜箔图形化形成的多条布线23a-1、23a-2、23a-3、23a-4。
在基底基板13a上边，倒装芯片连接例如10mm×13mm长方形的半导体芯片14a。就是说，在半导体芯片14a的下表面上形成多个由焊料突点形成的输入输出端子14ab-1、14ab-2、14ab-3、14ab-4。这些输入输出端子14ab-1、14ab-2、14ab-3、14ab-4被选择性地连接到在基底基板13a的上表面上形成的布线23a-1、23a-2、23a-3、23a-4上。
输入输出端子14ab-1、14ab-2、14ab-3、14ab-4，例如，用由厚度约40微米左右的环氧系树脂构成的薄膜状热硬化性树脂粘接剂的第1芯片粘接剂15，将其周围被覆起来，而且，在该状态下，把半导体芯片14a粘接到基底基板13a上。
在基底基板13a的下表面上，还设置有与布线23a-1、23a-2、23a-3、23a-4同样形成的布线24a-1、24a-2、24a-3、24a-4、24a-5。
在半导体芯片14a的上表面上，如图1所示，用具有与第1芯片粘接剂15同样组成和相等厚度的由环氧系树脂构成的薄膜状热硬化性树脂粘接剂的第2芯片粘接剂17a进行被覆。最后，使得把半导体芯片14a和第1、第2芯片粘接剂15a、17a全体都覆盖起来，而且使得第2芯片粘接剂17a的上表面从基板粘接剂17a中露出来那样地，淀积由环氧系树脂等的热硬化性树脂粘接剂构成的半固化片等的基板粘接剂18a，完成单体封装12a。另外，该芯片粘接剂15a、17a除去可以使用同一材料之外，只要是具有相同程度的热膨胀系数的材料不论什么材料都可以使用。
其它的单体封装12b、12c也可以与单体封装12a同样地构成。因此，虽然在图1中予以省略，但是在基底基板13b、13c上，与图2的基底基板13a同样，在其上表面上和下表面上只要形成与布线23a-1、23a-2、23a-3、23a-4和布线24a-1、24a-2、24a-3、24a-4、24a-5同样的布线，作为基底基板13a-13c就可以量产同样规格的基底基板，在削减成本方面是有效的。
最后，使用由例如环氧系树脂等的热硬化性树脂粘接剂构成的半固化片等的基板粘接剂18c，把厚度60微米的玻璃环氧树脂粘接剂制的最上部基板13d粘接到单体封装12c的上表面上。图3示出了该状态的叠层体构造。
此外，在图3所示的3维叠层起来的单体封装12a-12c的叠层体中，各个半导体芯片14a-14c，要彼此整合到单体封装12a-12c内的大体上相同的位置上后进行叠层。在与已叠层上这些半导体芯片14a-14c的位置接近的规定位置上，如图1所示，形成2个上下贯通的贯通孔19a、19b。在贯通孔19a、19b内设置镀铜层20a、20b。这些镀铜层20a、20b，如图2所示，与分别在基底基板13a的上下表面上形成的布线23a-1、23a-2、23a-3、23a-4和布线24a-1、24a-2、24a-3、24a-4、24a-5之内的规定布线进行连接。在图2中，一方的镀铜层20a通过突点14ab-1连接到与半导体芯片14a相连的上侧布线23a-1和下侧布线24a-1上，另一方的镀铜层20b则通过突点14ab-4连接到与半导体芯片14a相连的上侧布线23a-4和下侧布线24a-6上。对于别的单体封装12b、12c也同样地进行连接。
此外，在设置在最下部的单体封装12a的基底基板13a下表面上的下侧布线24a-1、24a-2、24a-3、24a-4、24a-5上，如图1所示，分别固定焊料球21a、21b、21c、21d、21e，完成半导体叠层组件11。
把这样构成的半导体叠层组件11的制造工序归纳起来，概略地说可以像以下那样地进行制造。就是说，首先，如图2所示，在其间设置薄膜状的第1芯片粘接剂15a地把半导体芯片14a倒装芯片连接到最下部的基底基板13a上边的规定位置上，构成最下部的单体组件12。接着，把薄膜状的第2芯片粘接剂17a载置到半导体芯片14a的上边，然后向半导体芯片14a的外侧的基底基板13a上边涂敷基板粘接剂18a。
其次，与最下部的单体组件12a同样，把在其间设置薄膜状的第1芯片粘接剂15b地，把半导体芯片14b倒装芯片连接到中间部分的基底基板13b上边的规定位置上构成的中间部分的单体组件12b叠层到设置为使得把最下部的半导体芯片14a覆盖起来的第2芯片粘接剂17a、基板粘接剂18a的上边。然后，把薄膜状的第2芯片粘接剂17b载置到半导体芯片14b的上边，向半导体芯片14b的外侧的基底基板13b上边涂敷基板粘接剂18b。
其次，与最下部的单体组件12a同样，把在其间设置薄膜状的第1芯片粘接剂15c地，把半导体芯片14c倒装芯片连接到最上部的基底基板13c上边的规定位置上构成的最上部的单体组件12c叠层到设置为使得把中间部分的单体组件12b的半导体芯片14b覆盖起来的第2芯片粘接剂17b、基板粘接剂18b的上边。然后，把薄膜状的第2芯片粘接剂17c载置到半导体芯片14c的上边，向半导体芯片14c的外侧的基底基板13c上边涂敷基板粘接剂18c，把最上部基板13d载置到第2芯片粘接剂17c、基板粘接剂18c的上边。
接着，边用例如180℃的规定温度对使单体组件12a-12c进行3维叠层形成的叠层体加热，边在最下部的基底基板13a和最上部的基板13d之间，在上下方向上，加上70分钟的例如20Kg/cm的压力，使基板粘接剂18a-18c进行流动，以便把它们填充到各个基板之间，然后使各个粘接剂硬化，变成为图3所示的使单体组件12a-12c进行了3维叠层后的状态。
然后，把贯通孔19a、19b形成为使得在规定位置处贯通，然后，对贯通孔19a、19b内施行镀铜，形成镀铜层20a、20b。然后，如图1所示，在最下部的基底基板13a的下表面上形成的下侧布线24a-1、24a-2、24a-3、24a-4、24a-5上，分别固定、形成焊料球12a-12d。
接着，对于如上所述那样构成的半导体叠层组件11进行加压、加热后对其挠曲进行检查时得知，挠曲大幅度地减少了，在基底基板13a-13c和半导体芯片14a-14c的倒装芯片连接部分处未发现产生剥离或叠层部分的贴紧性恶化等的状况。此外，即便是进行热循环试验，由于结果变成为用具有同一组成且具有同一厚度的，或者热膨胀系数相等或大体上相等，厚度同样地相等或大体上相等的第1和第2芯片粘接剂15a-15c、17a-17c，把半导体芯片14a-14c夹在中间，故可以缓和在半导体芯片14a-14c内发生的应力，在半导体芯片14a-14c自身上不会发生裂纹，此外，还降低了发生裂纹的可能性，即便是半导体芯片14a-14c形成得很薄，也可以制作成可靠性高的半导体叠层组件11。另外，第1和第2芯片粘接剂15a-15c、17a-17c，虽然最好是同一材料，但是只要是热膨胀系数是同种程度的材料，用什么材料都没有关系。此外，如果除去热膨胀系数为同种程度之外，依赖于弹性模量的温度变化的变化率也是同等程度的粘接剂，由于即便是对于由温度变化引起的应力变化，在弹性模量方面也不会产生差别，故不会成为产生对于应力变化的挠曲等的原因。
另外，在上述的实施例中，作为半导体芯片14a-14c虽然使用的是厚度100微米的芯片，但是，对于易于发生裂纹的厚度200微米以下的芯片来说，也可以得到与上述同样的效果。
由以上的说明可知，倘采用本发明，则可以提供大幅度地减少使单体封装3维叠层时挠曲的发生，降低倒装芯片连接到基板上的半导体芯片的剥离，此外，叠层部分的贴紧性也得到提高，即便是薄的半导体芯片也不会存在着产生裂纹的危险、可靠性提高的半导体叠层组件。
对于那些本专业的熟练技术人员来说还存在着另外一些优点和变形。因此，本发明就其更为广阔的形态来说并不限于上述附图和说明。此外，就如所附权利要求及其等效要求所限定的那样，还可以有许多变形而不偏离总的发明宗旨。