A/D变换器背景校准 【技术领域】
本发明有关一个背景校准A/D变换器及一种A/D变换器背景校准方法。发明背景
本发明有关模数变换器，特别是有关怎样减小由这类变换器的背景校准引起的失真。任何A/D变换器的最大可达到准确度-速度性能都受与其构造块相关的非理想因素的影响。一般，该性能受到稳定时间，有限放大器增益和/或模拟元件不匹配的限制。在设计高准确度，高速度的A/D变换器时，这些限制条件对构造块提出非常严格的要求，从而导致设计时间的延长。并且，还要求使用能最优化元件匹配性和性能的制造过程，这会增加制造成本。不过，许多非理想因素都可以通过校准来补偿[1]。问题是，校准的有效性会随着漂移和老化而降低。因此，希望能够在正常操作期间，持续地校准A/D变换器。许多校准方案都基于一些形式的跳越-填充方法[2，3]。在这类方法中，在转换时，跳过相距很远的样本并利用一个填充样本来代替，该填充样本是通过对相邻样本的插补得到的。每跨越一次，就执行一个校准操作。该填充样本的误差被看作噪声和/或伪音调的增加，或输出频谱中的频率分量。当跨越率高时，填充样本的误差主要由伪音调代表，在例如电信系统中，伪音调是非常不希望有的。尽管如此，有时仍希望有一个短的再校准周期(高跨越率)，以便跟踪工作条件中更快的变化。
另一种产生校准时隙的方法见文献[4]，由一个串联的采样保持电路生成一个输入采样队列。令该队列的清空速度略快于其填充速度，可以偶尔获得一个校准时隙。因此，该“输入队列”方法的好处是，可以在不丢弃任何样本的情况下获得用于校准地时隙。该方法的主要缺点是，每一个额外的采样保持级都会增加失真和噪声。因此，该方案对于高速，高分辨率的A/D变换器来说不是最佳方案。
因此，多数原有技术解决方案的关键思路是，由一个略低品质的填充样本来代替每第k个样本。如果k是一个大的数，则在多数情况下，这都不成问题。不过，如以上所提到的，有时希望一个更短的再校准周期。不过，一个短的再校准周期(小k)会减小A/D变换器的无伪动态范围(SFDR)。在有些应用场合，例如电信应用中，经常希望误差降低的是信噪比(SNR)而不是无伪动态范围。因此，如果需要一个再校准周期很短的背景校准，必须找出一个比跳过并填充第k个样本更好的解决方法。发明概要
本发明的一个目的是使一个A/D变换器的频率背景校准不会明显降低该A/D变换器的无伪动态范围。
这一目的是按照附加权利要求达到的。
总的来说，本发明通过使用随机跳跃间隔来达到这一目的。这使得有可能具有一个高的平均跳跃速率，同时保持一个大的无伪动态范围。附图概述
结合附图，通过以下的详细介绍，将会更好地理解本发明及其目的和优点。
图1是一个带内插器的常规A/D变换器的框图。
图2是一个时序图，举例说明了利用图1的A/D变换器执行的采样。
图3是一个简化的图形，举例说明了利用图1的A/D变换器数字化的一个信号的频谱。
图4是一个带有按本发明构造的一个内插器的A/D变换器。
图5是一个时序图，举例说明了利用图4的A/D变换器执行的采样。
图6是一个简化的图形，举例说明了利用图4的A/D变换器数字化的一个信号的频谱。
图7是一个按本发明的A/D变换器的一个例证实例的框图。
图8是一个按本发明的A/D变换器的另一个例证实例的框图。
图9是一个按本发明的A/D变换器的另一个例证实例的框图。
图10是一个按本发明的A/D变换器的另一个例证实例的框图。
图11是一个随机时间间隔发生器的一个例证实例的框图，该发生器适用于按本发明的一个A/D变换器中。
图12是一个随机时间间隔发生器的另一个例证实例的框图，该发生器适用于按本发明的一个A/D变换器中。
图13-14是一个随机时间间隔发生器的另一个例证实例的框图，该发生器适用于按本发明的一个A/D变换器中。
图15举例说明了利用发明获得的改善。
图16是一个流程图，举例说明了按本发明方法的一个例证实例。实施例描述
在以下描述中，对于执行同样或类似功能的元件，在所有的图中和描述中都使用同样的参考符号。
最常用的背景校准方案之一是“跨越并填充”方案，如图1所示。一个模拟信号被正向传递给一个A/D变换器10。数字样本被正向传递给一个内插器12和一个延时元件14。一个开关16平时处于图上所表示的上面位置，其中，来自延时元件14的数字样本以采样间隔T输出。每到第k个采样时，开关16转到其下面位置，此时，跳过一个样本并用来自内插器12的一个插值数字样本代替该样本输出。随后，开关16返回其上面位置。在插值期间，执行A/D变换器10的校准或全部校准的一部分。图2中举例说明了A/D变换器的输出信号，此处以实线表示插值的样本。
可以看出，填充误差(源自插值)出现在频率fs/k的整数倍处，这里，fs是采样速率。当k较大时，误差在分布在大量频率上。因此，该误差或多或少地表现为噪声。不过，当k很小时，例如k＝10，误差集中在少量频率分量上。从而，这些伪频率分量中的每一个都变得更具支配地位。图3中显示了一个理想的14位ADC的模拟输出频谱，其中，每第10个样本都由一个10位分辨率的填充样本代替。在fs/10处可以观察到伪分量或音调(fs＝50MHz)。
图4是一个具有按本发明构造的一个内插器的A/D变换器。在这种情况下，开关16并非在有规律分布的时间瞬间动作。相反，开关16由一个随机时间间隔发生器18控制，它在随机选择的时间瞬间使开关动作。
图5是一个时序图，举例说明了利用图4的A/D变换器执行的采样。由图中可以明显地看出，实线表示的内插值并不象图2中那样是有规律地分布的。
图6举例说明了利用图4的A/D变换器进行数字化的一个信号的频谱。以噪声平面的略微增加为代价，消除了伪音调。不过，无伪动态范围(SFDR)增加了大约25dB。(在文献[3]中看起来偶尔提到了“随机的跳跃转换周期”，但在文中未显示或表明其实现方式，相反，从对该文的理解来看，在所显示的试验结果中用到的是相同的跳跃周期。事实上，该文中根本来提及本发明潜在的问题)。
以上描述了本发明要解决的基本问题及其总的解决方法，现在，描述怎样有效地实现随机时间间隔发生器，以控制A/D变换器的背景校准。
连续的跳跃-填充之间的随机间隔可通过大量方式来生成。在以上给出的例子中，每个校准时间ij可被记作：
ij＝rj+ij-1其中，rj是一个从rmin到rmax范围内的随机整数值。在图7中显示了这样一个随机计时发生器的简明实现。一个(伪)随机字发生器20向一个间隔计数器22提供一个整数值rj，间隔计数器22用于触发一个校准跳跃-填充。当该计数器向上计数(或向下计数)到rj时，一个触发脉冲SKIP-TRIG被送给一个校准控制单元24，该单元启动一个单步骤校准周期或一个多步骤校准周期的步骤。
可以用一个查询表代替一个随机字发生器，该表中是一个预定跳跃间隔的序列。在图8中举例说明了这一方案。可预先检查固定的跳跃间隔序列的随机性，并挑选一个具有可接受频谱属性的序列。
如图9所示，如果代表SKIP_TRIG信号自身的一个固定1比特序列被存储在一个长的1比特/字存储器中的，则可以不要图8中的间隔计数器22。和前面一样，需要研究SKIP_TRIG＝1出现的随机性，并挑选一个合适的1和0序列。这种直接搜索表方案可适用于非常密集的背景校准方案，尽管其缺点是它往往需要一个非常长的存储器。例如，若一个序列不能重复得比8K个样本更频繁，则需要8kbit的存储器。
当前推荐的一个实例是使用一个线性反馈移位寄存器(LFSR)来生成伪随机时间间隔，如图10所示。这一应用与以前已知的LFSR的应用不同，以前的LFSR是伪随机噪声发生器(1-bit序列)并生成若干固定的时间周期[5]。在文献[6]中例证了将LFSR用作为随机噪声发生器的例子，其中，搅乱数据以增加其随机性，在文献[7]中利用噪声发生器来校准一个磁阅读信道。LFSR还用于扩展频谱(包括CDMA)通信和测距系统，用于生成扩展代码，即，“长”代码和具有指定自相关属性的代码，以及在密文中[8]。
对跳跃间隔的主要要求是，它们在相当短的信号段，即，几千个样本中中表现出随机性。最好设置一个其中不产生跳跃的最小时间段。这一特性使得能够在一次跳跃之后，产生足够数量的样本以允许插值。
在图11中举例说明了利用一个LFSR产生伪随机间隔的基本思想。其思路是，在寄存器20的一部分上使用一个短的(比寄存器20短)检测掩码22，并在寄存器该部分中的内容与该检测掩码匹配时，产生一个跳跃信号。在本发明中，寄存器或者由一组串联的1位存储单元，例如D锁存器组成，或者由一个固定长度的存储器组成。在每个时钟周期，存储单元中的内容由一个单元移到下一个单元内(在固定长度存储器的实现方式中，移动的是参考点而非数据)。从最后一个存储单元及至少一个其它存储单元提供一个反馈，其输出在一个XOR或XNOR门26组合。
如果使用合适的反馈连接，具有n个存储单元的这类存储器所输出的比特序列可以长达2n-1位[9]。若使用其它的连接，可以获得更短的序列长度。利用一个特定的连接模式可能得到的不同序列长度之间的互相关联之处在于，在不同的序列期间，LFSR所走过的寄存器内容(字)是互斥的。这意味着，同一个字不会属于两个不同的序列。在最大长度序列的情况下，一个序列包含除全0和全1外的所有字，并且另一个只包含全0(或全1)。在非最大长度LFSR中，根据开始时寄存器中的内容，可生成若干不等长或等长的序列。
寄存器的较小部分会在一个长的周期内若干次返回同一代码。统计上地，在一个最大长度LFSR的一个任选子集中，除了全0代码(它只出现一次或少于一次)外，给定比特数量为m的所有较短代码出现几率相等。非最大但较长的序列也具有较短代码的好的统计分布。在有些场合倾向于使用这种序列，这是因为，为了产生最大长度序列，一些寄存器大小要求多于两个的反馈连接。这时，可以生成一个非最大长度的LFSR，此时只用到两次反馈，便于实现[9]。这可生成一个足够长的序列，该序列能给出所用检测代码之间间隔的一个好的统计分布。
较小部分的检测是通过将寄存器所选部分的内容与检测代码掩码进行匹配来执行的。用于匹配的寄存器位置可以是连续的，也可以是分散在若干部分中的，还可以是在不同的位置开始的。
为了增加跳跃间隔序列重复之前循环的长度，可以为LFSR的每个长的循环使用一个新的检测码。这能有效地将跳跃间隔的伪随机序列长度增加2m倍，这里，m是该检测掩码中的位数。为了增加随机性，可能在一些外部模拟或数字作用(例如，芯片上的模拟噪声)的影响下，在每个m序列之间，改变检测掩码的一个或若干位。也可使用其它方案，例如改变与检测代码比较的寄存器的位置。
可以用若干种方式提供采样跳跃之间一个最小间隔。一种方法是，令负责提供跳跃采样的电路还负责向随机间隔电路生成一个禁止信号，或是仅仅令该电路在其工作时间内忽略新的跳跃信号。该禁止信号可以，例如，通过向一个AND门28提供一个SKIP_ENABLE信号禁止检测电路，如图11所示。
在图12中，举例说明了另一个获得采样跳跃之间一个最小间隔的实例。在该实例中，一个ENABLE_LFSR信号被提供给一个AND门30并控制该寄存器的计时。
另一种获得一个最小间隔的方法是，令一个计数器对在一个跳跃信号生成时开始的一个预定间隔计数，在该间隔期间，禁止LFSR或检测电路。也可利用产生固定间隔的一个更小的LFSR来构造该计数器，类似于[5]。在图13-14中举例说明了这样的实例。最方便的一种方法是将LFSR的一部分重新构造为一个更小LFSR的一个计数器(图14)，以生成最小间隔，该实例可以使用和常规检测码同样的检测码或其中的一部分，该更小的LFSR向下计数到同一代码。该更小计数器可以是一个用于生成不同的最小间隔的最大或非最大长度LFSR。也可以通过将该小寄存器或计数器初始化到不同的状态来获得不同的最小间隔。
可用若干种方式修改跳跃间隔的统计属性。通过这样作，跳跃间隔可被限制得比一个预定长度短，并且，该跳跃间隔的其它统计量也可改变。修改跳跃间隔的分布的最简单的方法是，简单地使用一个不同的检测代码或检测结构。其它的改变包括检测若干代码，在第一被检测代码处生成一个跳跃信号。这一过程(能缩短平均间隔)还可与检测LFSR不同部分代码的过程结合使用。一个接一个地检测多个代码还可以改变跳跃间隔的分布，并可被用于增加平均间隔。改变跳跃间隔的统计分布这一特性可被用于动态地改变平均校准速率。通过感受一个或若干个外部参数，例如温度，湿度等，有可能控制并使平均校准速率适应工作条件的变化。例如，在温度快速改变的时间区间内，可以暂时增加平均校准速率。
令跳跃间隔有一个上限这一问题可利用以前描述的技术解决，但还可以通过一个专用计数器，该计数器在一个预定时间间隔之后生成一个跳跃信号。当只使用检测代码来确保最大间隔在界限之内时，可预先研究m位检测代码的整个周期分布，以确定哪个检测码有最好的统计属性。一种不需要预先尝试，能统计地减小非常长的跳跃间隔的出现概率的方式是检测多级代码，这里，一个代码比其余代码都长。这种方法并不过多地改变统计分布(给定时间区间内的跳跃次数基本上保持不变)，但降低了非常长的跳跃间隔的出现概率。
还有一些有用的技术可以降低跳跃间隔电路的功耗并生成更长的跳跃间隔。一个技术是以比采样时钟低的时钟速率对LFSR计时，可以一个因数fs/x。这必须伴随着一个合适的检测电路变化(更短的检测代码长度)以给出同样的平均跳跃间隔。该技术还可被用于利用同样的LFSR和检测电路生成更长的跳跃间隔。另一个已提到的降低功耗的技术是改变一个存储器的读出和写入地址。这样，数据就不需在每个时钟周期内在所有锁存器间移位，从而节省了能量，特别是对于长的移位寄存器长度来说。
在以上描述中，假设被跳过的样本是利用插值得到的。另一种方法是提供一种低性能的辅助A/D变换器，在校准期间代替常规的A/D变换器。这一实例的一个重要优点是，辅助A/D变换器转换的是实际的信号，而不是由邻近样本计算一个插值。
此处，包含了一些仿真结果，用于表示可能的性能。在这一实例中，选择前面所提到的一个辅助A/D变换器，分别使用随机的和相等的跳跃间隔。在使用等距离跳跃-填充时，一个其它方面都理想的14位变换器将一个16384采样序列中的每第k个采样用一个10位的填充采样(来自辅助A/D变换器)代替。在使用随机间隔时，选择随机化方法，使得平均来说，每第k个采样被代替。图15显示了对于等距离和随机跳跃间隔来说，频谱性能怎样随(平均)间隔长度k变化。间隔长度从一个样本扫描到10000个样本，原先的极端情况等价于一个单机的10位变换器。模拟结果表明，与使用等距离校准循环的情况相比，使用随机间距能够得到更短的校准循环，同时，保持SFDR不变。
图16是一个流程图，举例说明了按本发明方法的一个例证实例。步骤S1生成一个随机间隔。步骤S2生成输入信号的一个数字采样。步骤S3验证所产生的间隔是否已结束。若未结束，则重复步骤S1和S2。若该间隔已结束，则步骤S4启动一个校准(一个完整的周期或是其中的一部分)并填充所丢失的采样，例如，利用一个辅助A/D变换器。随后，重复步骤S1，产生一个新的随机间隔。
从上述描述可以认识到，本发明的一个优点是，它允许一个更密集的校准(跳跃)循环间隔，从而得出一个更短的再校准循环。这样就能更好的跟踪快速变化的工作条件。
本发明代表的是一个通用的方法，能用于多数已知宽带A/D变换器结构的背景校准，因此，能覆盖大量的应用场合，不仅仅与数字无线系统相关。
本发明不局限于一个特定的校准方案。相反，在使用大量新颖的，现有的背景校准方案的同时，通过使用本发明，有可能提高整个系统的性能。
本发明并不局限于为证明本发明而使用的“辅助ADC”方案。本发明同样适用于内插类型的跳跃并填充背景校准，事实上，可适用于任何能够偶尔扰乱经过主变换路径的数据流的背景校准方案。
本发明的基于LFSR的实例在硬件和功耗上都非常有效，这是因为，其时序是通过直接观察LFSR的内部状态而定义的，而不是使一个LFSR为上/下计数器生成一个随机目标值。而且，一个给定序列长度所要求的硬件数量随着伪随机序列长度增加的速度非常缓慢(按对数)。在利用一个基于模拟量的加工技术，将逻辑电路集成在一个芯片上的情况下，则本发明特别有用。在这样一项技术中，与在一个真正的数字加工过程中的实现相比，数字电路通常占据更多的芯片面积并消耗更高的功率。
本发明适用于宽带数字无线系统(例如WCDMA)，或多载波/多标准系统中使用的A/D变换器。并且，在ADSL/VDSL系统的设计中，本发明可以明显提高性能和/或可靠性并降低费用。
本技术专业人士可以认识到，可以对本发明作各种修改和变化，而不脱离附加权利要求所定义的本发明的范围。
参考文献[1]US专利.5,499,027，“Digitally self-calibrating pipelineanalog-to-digital converter”，发明者：A.N.Karanicolas及H.-S.Lee，代理：Massachusetts Institute of Technology.[2]“Background Digital Calibration Techniques forPipelined ADC’s”，作者：U.-K.Moon，B.-S.Song，见于IEEE Trans.Circ.Syst.-II第102-109页，第44卷第2号，1997年2月，IEEE.[3]“A 15-b，5-Msample/s Low-Spurious CMOS ADC”，作者：S.-U.Kwak，B.-S.Song和K.Bacrania，见于IEEE J.Solid-State Circ，第1866-1875页，第32卷第12号，1997年12月，IEEE.[4]“A 12-b Digital-Background-Calibration Algorithmic ADCwith-90dB THD”，作者：O.E.Erdogan，P.J.Hurst，S.H.Lewis，见于1999 Intl.Solid-State Circ.Conf.，第316-317页，1999年2月，IEEE.[5]US专利第5.606.584号，R.Beat.[6]US专利第5.793.318号，R.E.Jewett.[7]US专利第5.786.951号，D.R.Welland等。[8]“The Efficient Generation of Cryptographic ConfusionSequences”，作者：T.Ritter，见于密码学，第81-139页，第15卷第2期，1991年四月。[9]“Maximal and Near-Maximal Shift Register Sequences：Efficient Event Counters and Easy Discrete Logarithms”，作者：D.W.Clark和L.J.Weng，见于：IEEE Trans.Computers，第560-568页，第43卷第5期，1994年五月，IEEE.