电子器件及其制造方法 【技术领域】
本发明涉及电子器件及其制造方法，特别是涉及布线形成技术。背景技术
近些年来，随着集成电路的高集成化布线间隔狭小化，其结果是增大了在布线间产生的电寄生电容(以下，叫做布线间电容)。另一方面，在需要高速动作的集成电路中，则要求减小布线间电容。
于是，为了减小布线间电容，人们就开发出了减小布线间的绝缘膜的相对介电常数的方法(例如，参看特开2002-93903号公报)。
以下，边参看附图边对现有的电子器件的制造方法进行说明。
图5(a)到(c)和图6(a)到(c)的剖面图示出了现有的电子器件的制造方法的各个工序。
首先，如图5(a)所示，在半导体衬底100的上边的整个面上，形成了由第1绝缘材料构成的绝缘膜101之后，采用对绝缘膜101进行选择刻蚀的办法，如图5(b)所示，在绝缘膜101的信号延迟防止区域(要形成信号布线的区域)上形成凹部102。这时，可采用对刻蚀时间进行控制的办法，使绝缘膜101在凹部102的下侧剩下来。
然后，如图5(c)所示，在绝缘膜101上边，使得把凹部102完全填埋起来那样地形成由第2绝缘材料构成的低介电常数绝缘膜103。
接着，如图6(a)所示，用例如CMP(化学机械研磨)除去凹部102的外侧的低介电常数绝缘膜103(位于比低介电常数绝缘膜103地绝缘膜101的上表面更往上侧的部分)。借助于此，使低介电常数绝缘膜103的上表面和绝缘膜101的上表面变成为同一平面。
其次，在低介电常数绝缘膜103和绝缘膜101(信号延迟防止区域以外的其它的区域)上分别形成多个布线沟之后，在低介电常数绝缘膜103和绝缘膜101中的每一个的上边，遍及整个面地淀积铜或铜合金构成的金属膜。然后，例如用CMP除去各个布线沟的外侧的金属膜(金属膜中的位于比低介电常数绝缘膜103和绝缘膜101中的每一个的上表面更往上侧的部分)。借助于此，如图6(b))所示，就可以在在绝缘膜101(信号延迟防止区域以外的其它的区域)中的布线沟内形成电源布线104的同时，在低介电常数绝缘膜103中的布线沟内形成信号布线105。
最后，如同图6(c)所示，在电源布线104、信号布线105、低介电常数绝缘膜103和绝缘膜101的每一个的上边遍及整个面地形成防止铜扩散的扩散防止层106。
倘采用以上所说明的现有的方法，则可以在不想使之产生信号延迟的区域上选择性地形成低介电常数膜，同时，还可以维持布线构造的机械强度。发明内容
(发明要解决的课题)
倘采用上边所说的现有方法，则在布线间隔窄而且可以借助于布线自身的高的机械强度保持布线层全体的机械强度的情况下，作为布线间绝缘膜，可以使用机械强度低的低介电常数绝缘膜。但是，在布线间隔宽的情况下，作为布线间绝缘膜若使用低介电常数绝缘膜时，仅仅靠布线自身所具有的机械强度，则不能维持布线层全体的机械强度。
此外，在上边所说的现有方法中，由于作为同一布线层中的布线间绝缘膜，要使用种类彼此不同的多个绝缘膜，故需要特别的掩模工序(光刻工序和刻蚀工序)(参看图5(b))。此外，一般地说，要用掩模对低介电常数膜进行微细图形的形成是困难的。
鉴于上述情况，本发明的目的在于提供尽管用机械强度并不充分的低介电常数绝缘膜来降低布线间电容，但却可以实现具有充分的机械强度的布线构造的方法。
(具体解决方式)
为了实现上述目的，本发明的电子器件的制造方法，具备如下工序：向衬底上边淀积绝缘膜的工序；在绝缘膜上形成布线沟的工序；在绝缘膜中的布线沟附近形成改质层的工序；在形成改质层的工序之后，把导电膜埋入到布线沟内形成布线的工序；在形成布线的工序之后，采用除去改质层的办法形成缝隙的工序；向缝隙内埋入相对介电常数比绝缘膜小的低介电常数膜的工序。
倘采用本发明的电子器件的制造方法，由于可以在布线层的布线附近(邻接区域)上形成具有非常低的相对介电常数的低介电常数膜，故布线间电容的减小效果极大。此外，由于可以在布线附近以外的其它的布线间间隔内形成相对介电常数比低介电常数膜高的绝缘膜，即机械强度比低介电常数膜高的绝缘膜，故作为布线层全体可以实现充分的机械强度(例如可充分地承受CMP工序的强度)。
此外，倘采用本发明的电子器件的制造方法，则在绝缘膜上形成了布线沟之后，在布线沟附近的绝缘膜上形成改质层，然后，向布线沟内埋入导电膜形成布线。接着，由于在选择性地除去了改质层并形成缝隙之后，向该缝隙内埋入低介电常数膜，故可以得到如下的效果。就是说，作为同一布线层中的布线间绝缘膜，即使在使用种类彼此不同的多个绝缘膜的情况下，也不需要实施特别的掩模工序。此外，由于可以形成布线沟而无须对低介电常数膜使用掩模，故可以形成微细的布线构造。
在本发明的电子器件的制造方法中，布线沟具有以相对窄的间隔配置的多个第1布线沟和以相对宽的间隔配置的多个第2布线沟，形成改质层的工序也可以含有：对于绝缘膜的第1布线沟彼此间的窄的区域来说，在该窄的区域的全体区域上，对于绝缘膜的第2布线沟彼此间的宽的区域来说，在该宽的区域的一部分(包括各个第2布线沟的附近)区域上，形成改质层的工序。象这样地制造的本发明的一个电子器件，是将以相对窄的间隔配置的多条第1布线和以相对宽的间隔配置的多条第2布线设置在同一布线层上的电子器件。说得更具体点，对于布线层的第1布线彼此间的窄的区域来说，在该窄的区域的全体区域上，对于布线层的第2布线彼此间的宽的区域来说，在该宽的区域的一部分(包括各个第2布线的附近)区域上，设置有低介电常数膜。此外，在第2布线彼此间的宽的区域的上述一部分之外的其它的部分上，设置机械强度比低介电常数膜更高的绝缘膜。
借助于此，由于可以实现在与布线相邻的区域上具备低介电常数膜，而且，在宽的布线间间隔内具备机械强度高的绝缘膜的布线构造，故在可以维持布线构造全体的机械强度的同时，还可以减小布线间电容。附图说明
图l(a)到(f)的剖面图示出了本发明的实施方式1的电子器件的制造方法的各个工序。
图2示出了可在本发明的实施方式1的电子器件的制造方法中利用的氧等离子体的压力和硅氧化膜(改质层)的厚度之间的关系。
图3是本发明的实施方式2的电子器件的剖面图。
图4分别示出了硅氧化膜中的碳浓度和硅氧化膜的相对介电常数之间的关系，和硅氧化膜中的碳浓度与硅氧化膜的硬度之间的关系。
图5(a)到(c)的剖面图示出了现有的电子器件的制造方法的各个工序。
图6(a)到(c)的剖面图示出了现有的电子器件的制造方法的各个工序。
其中，符号说明如下：
11-第1绝缘膜；12-第2绝缘膜；13-光刻胶图形；14-布线沟；15-改质层；16-布线(导电膜)；17-缝隙；18-第3绝缘膜；19-第4绝缘膜；21-第1绝缘膜；22-布线；23-低介电常数膜(第3绝缘膜)；24-第2绝缘膜；25-第4绝缘膜。具体实施方式
实施方式1
以下，边参看附图边对本发明的实施方式1的电子器件的制造方法进行说明。
图1(a)到(f)的剖面图示出了本发明的实施方式1的电子器件的制造方法的各个工序。
首先，如图1(a)所示，向硅衬底(未画出来)上边，淀积例如由硅氧化膜构成的厚度300nm左右的第1绝缘膜11，接着，例如用等离子体CVD(化学气相淀积)法淀积例如由含碳硅氧化膜(SiOC膜)构成的厚度约350nm左右的第2绝缘膜12。在这里，第2绝缘膜12的硬度和介电常数，例如分别为1.5GPa和约3.0左右。
其次，在向第2绝缘膜12上边涂敷光刻胶之后，例如用使用KrF准分子激光或ArF准分子激光的光刻法，形成具有布线沟图形的光刻胶图形13。然后，以光刻胶图形13为掩模，用使用以CF系气体为主要成分的气体(例如含有CF4、CHF3、氩和氧等的气体)构成的等离子体的干法刻蚀法，对第2绝缘膜12进行刻蚀形成布线沟14。
另外，在本实施方式中，作为布线沟14，形成以相对窄的间隔配置的多个布线沟(区域A)，和以相对宽的间隔配置的多个布线沟(区域B)。
然后，如图1(b)所示，借助于例如使用氧等离子体的干法刻蚀除去光刻胶13。这时，第2绝缘膜12也同时暴露于氧等离子体中。在这里，由于第2绝缘膜12由含碳硅氧化膜构成，故第2绝缘膜12的表面部分(即，将成为第2绝缘膜12的上部和第2绝缘膜12的布线沟14的壁部的部分)就可容易地被氧等离子体氧化。其结果是在第2绝缘膜12的表面部分中，碳就被从含碳硅氧化膜中除去，借助于此，就可以形成改质层15。另外，改质层15，由与用通常的热CVD法或等离子体CVD法形成的硅氧化膜(密度约2.3g/cm2)比为低密度(约1.2到1.3g/cm2)的硅氧化膜构成。此外，在区域A中，第2绝缘膜12的布线沟14彼此间的区域全体都将变成为改质层15，而在区域B中，则是第2绝缘膜12的布线沟14彼此间的区域的一部分(布线沟14的附近部分)将变成为改质层15。
接着，如图1(c)所示，用例如电场电镀法，向已形成了改质层15的第2绝缘膜12的上边淀积由铜或铜合金构成的导电膜16，使之把布线沟14完全地填埋起来。然后，在例如用CMP法除去布线沟14的外侧的导电膜16，同时使之把第2绝缘膜12的上表面完全露出来。借助于此，就可以使具有已填埋到布线沟14内的导电膜16(以下，叫做布线16)的布线层的表面平坦化。这时，结果就变成为在该布线层中，在布线16的附近形成了改质层15。
其次，如图1(d)所示，对已形成了布线16的衬底，例如进行使用含氟酸的药液的湿法刻蚀仅仅选择性地除去改质层15，借助于此，形成缝隙17。其结果是，在布线16变成为最小布线间隔的区域A中，布线16彼此间就仅仅存在缝隙17。另一方面，在布线16彼此间的间隔比较宽的区域B中，在布线16彼此间，则存在着各个布线16的附近的缝隙17，和与缝隙17相邻的第2绝缘膜12。
另外，就如在图1(b)所示的工序中所说明的那样，由于改质层15是低密度的硅氧化膜，故与本身为含碳硅氧化膜的第2绝缘膜12、布线16(金属膜16)和本身为通常的硅氧化膜的第1绝缘膜11比较，被氟酸刻蚀的速度非常大。因此，在图1(d)所示的工序中，就可以仅仅选择性地除去改质层15。此外，构成第2绝缘膜12的材料，只要是归因于用例如等离子体进行的改质，与相邻的别的膜(包括第2绝缘膜12的非改质部分)比较，变化成为易于用湿法刻蚀等除去的性质的材料，则并不限于本实施方式的含碳硅氧化膜。
然后，如图1(e)所示，向已形成了布线16和缝隙17的衬底上边，例如，淀积含碳硅酸盐玻璃膜，借助于此，把缝隙17完全地填埋起来。接着，采用以400℃左右的温度加热含碳硅酸盐玻璃膜的办法，使得在该膜中产生交联反应，借助于此，形成相对介电常数为2.0左右的第3绝缘膜(低介电常数膜)18。第3绝缘膜18，由于与机械强度比较高的第2绝缘膜12或布线16(金属膜16)为邻，故对于第3绝缘膜18本身来说不要求特别大的机械强度。
其次，如图1(f)所示，例如在用CMP法，除去缝隙17的外侧的第3绝缘膜18(位于比第3绝缘膜18的布线16或第2绝缘膜12的上表面还往上侧的部分)的同时，还使具有布线16的布线层的表面平坦化。借助于此，在区域A中，在布线16彼此间就仅仅存在第3绝缘膜18。另一方面，在区域B中，在布线16彼此间，则存在着各个布线16的附近的第3绝缘膜18，和与第3绝缘膜18相邻的第2绝缘膜12。
最后，例如，用等离子体CVD法，向第2绝缘膜12、布线16和第3绝缘膜18中的每一个的上边，淀积由碳化硅膜构成的厚度50nm左右的第4绝缘膜19，借助于此完成布线构造。
如上所述，在本实施方式中，无须使用掩模，就可以在与布线层的布线16相邻的区域内，形成相对介电常数小的第3绝缘膜18，借助于此，就可以制造具有小的布线间电容和充分的机械强度的器件。
以下，详细地说明作为本发明的特征之一的改质层15的形成。
就如在图1(b)所示的工序中说明的那样，在本实施方式中，改质层15，可以在用氧等离子体除去光刻胶13时，同时采用使第2绝缘膜12的表面部分改质的办法形成。
这时，由于改质层15的厚度，可以用氧等离子体暴露条件和氧等离子体暴露时间进行控制，故在本实施方式中，要使得改质层15的厚度变成为例如最小布线间隔的1/2左右以上那样地进行控制。借助于此，在布线16彼此间的间隔变成为最小布线间隔的区域A中，就可以使存在于布线16(正确地说是布线沟14)彼此间的第2绝缘膜12的全部，都变化成由低密度的硅氧化膜构成的改质层15。另一方面，在布线16彼此间的间隔比较宽的区域B中，则可以使到第2绝缘膜12的布线沟14的距离小于规定值的部分，变换成由低密度的硅氧化膜构成的改质层15。
其次，对在改质层15的形成中使用的氧等离子体的条件进行说明。
图2示出了氧等离子体的压力，和采用该氧等离子体使含碳硅氧化膜改质的办法构成的硅氧化膜(改质层)的厚度之间的关系，即，示出了硅氧化膜的厚度对氧等离子体压力的依赖性。另外，在图2中，横轴表示氧等离子体的压力(单位为mTorr)，纵轴表示借助于改质形成的硅氧化膜的厚度(单位为nm)。
如图2所示，如果氧等离子体压力小于100mTorr，则氧等离子体压力和硅氧化膜的厚度处于大体上成正比例的关系。因此，由于可以根据该关系比较正确地预测在把氧等离子体压力设定为某值时的硅氧化膜的厚度值，故采用把氧等离子体压力设定为小于100mTorr的任意的压力的办法，就可以控制硅氧化膜(改质层)的厚度。
如上所述，倘采用本实施方式，归因于使用氧等离子体，而可以在第2绝缘膜12的表面部分上，形成具有所希望的宽度的改质层15。此外，改质层15，由于可以借助于湿法刻蚀容易地除去，故采用象这样地除去改质层15的办法，就可以形成缝隙17而无须使用掩模。此外，缝隙17的宽度，尽管依赖于在先前的工序中形成的改质层15的宽度，但是却可以借助于等离子体压力的调整任意地设定该改质层15的宽度。为此，在可以形成具有所希望的宽度的缝隙17的同时，还可以形成具有比掩模的极限最小宽度还微细的宽度的缝隙17。这样的缝隙17的形成方法，在要设置布线宽度为100nm以下的那种非常微细的布线图形的区域中，更为有效。
此外，倘采用本实施方式，归因于向缝隙17内，埋入具有非常低的相对介电常数的第3绝缘膜18，由于可以在布线16的附近(或者，对于以窄的间隔配置的布线16来说，是在布线间整个间隔内)形成第3绝缘膜18，故布线间电容的减小效果极大。此外，还可以在布线16的附近以外的其它的区域(即在既是以宽的间隔配置的布线16彼此的布线间间隔又是除去布线附近以外的区域)上，可以形成相对介电常数比第3绝缘膜(低介电常数膜)18还高的第2绝缘膜12，即，可以形成机械强度比第3绝缘膜18更高的第2绝缘膜12。因此，作为布线层全体，可以实现充分的机械强度(例如，可以充分地承受CMP工序的强度)。
再有，倘采用本实施方式，则在第2绝缘膜12上形成了布线沟14后，在布线沟14的附近的第2绝缘膜12上形成改质层15，然后再在布线沟14内形成布线16。接着，由于在借助于刻蚀选择性地除去改质层15并形成了缝隙17后，向该缝隙17内埋入本身为低介电常数膜的第3绝缘膜18，故可以得到如下这样的效果。就是说，在作为同一的布线层上的布线间绝缘膜，使用种类彼此不同的多个绝缘膜的情况下，不需要使用特别的掩模工序。此外，由于可以形成布线沟图形而无须对第3绝缘膜18，即低介电常数膜使用掩模，故可以形成微细的布线构造。
另外，在本实施方式中，作为将成为低介电常数膜的第3绝缘膜18，使用含碳硅酸盐玻璃膜。但是，第3绝缘膜18的材料，只要是相对介电常数比第2绝缘膜12的材料还小的材料，就没有什么特别限制。具体地说，作为第3绝缘膜18，可以使用含碳硅氧化膜、含碳硅氮化膜、CDO(掺碳氧化物)膜、有机膜、HSQ(hydrogen silsesquioxane)膜或MSQ(methylsilsesquioxane)膜等。
实施方式2
以下，边参看附图边对本发明的实施方式2的电子器件进行说明。
图3是实施方式2的电子器件(特别是布线构造)的剖面图。
如图3所示，在硅衬底(未画出来)上边形成的第1绝缘膜(例如硅氧化膜)21的上边，形成具有例如由铜构成的布线22的布线层。另外，在布线层上，作为布线22，形成以相对窄的间隔配置的多条布线(区域A)，和以相对宽的间隔配置的多条布线(区域A以外的其它的区域)。
在布线层的布线22的两侧壁的附近，设置由例如膜硬度为0.1GPa、相对介电常数为2.0的含碳硅氧化膜构成的的宽度50nm左右的低介电常数膜(第3绝缘膜)23。此外，在布线层的布线22彼此间的区域上，使之与布线22的附近的低介电常数膜23相邻那样地，设置由例如膜硬度为1.5GPa、相对介电常数为3.0的含碳硅氧化膜构成的第2绝缘膜24。此外，在由布线22、第2绝缘膜24和低介电常数膜23构成的布线层的上边，形成例如由碳化硅膜构成的第4绝缘膜25。
但是，在布线22彼此间的间隔(例如在100nm以下)窄的区域A中，在布线22彼此间却仅仅形成由相对介电常数为2.0的含碳硅氧化膜构成的低介电常数膜23。
如上所述，倘采用本实施方式的布线构造(布线层)，由于布线间隔窄，故在可以借助于布线自身所具有的高的机械强度来维持布线构造全体的机械强度的区域中，作为存在于布线间的绝缘膜，仅仅特别地使用低介电常数膜23。另一方面，在由于布线间隔比较宽而仅仅借助于布线自身所具有的机械强度不能维持布线构造全体的机械强度的区域中，则仅仅在布线22的附近才特别使用低介电常数膜23，作为在布线22的附近以外的布线间间隔内设置的绝缘膜，使用机械强度比低介电常数膜23还大的第2绝缘膜24。
在这里，对可借助于本实施方式的布线构造得到3个效果，进行说明。
首先，本实施方式的布线构造的第1效果，是可以减小布线间电容。
具体地说，如图3所示，在布线间隔窄且布线22密的区域(区域A)中，在布线22的彼此间的全部区域上都要使用低介电常数膜23。此外，在布线间隔比较宽且布线22稀疏的区域中，至少位于布线22的附近的绝缘膜，与区域A同样，也是低介电常数膜23。就是说，在本实施方式布线构造中，由于可以在所有的布线22的两侧设置低介电常数膜23而与布线间隔无关，故可以降低布线间电容。
在这里，边分别参看图4边说明硅氧化膜中的碳度与硅氧化膜的相对介电常数之间的关系和硅氧化膜中的碳浓度与硅氧化膜的硬度之间的关系。另外，在图4中，横轴表示硅氧化膜中的碳浓度(单位为atm％)，左侧的纵轴表示膜硬度(单位为GPa)，右侧的纵轴表示相对介电常数。如图4所示，在硅的终端基为甲基基那样的最普通的含碳硅氧化膜中，可知随着膜中碳浓度变高，膜硬度减小，同时，相对介电常数也将降低。就是说，碳浓度高的绝缘膜的介电常数和机械强度都低。
其次，本实施方式的布线构造的第2效果，是可以维持布线构造的强度。
具体地说，如图3所示，在布线22彼此间的间隔窄的区域，即在布线22密的区域A中，布线22彼此间的全部绝缘膜，都由膜硬度为0.1GPa、相对介电常数为2.0的含碳硅氧化膜(低介电常数膜23)构成。但是，在区域A中，由于机械强度比较大的布线22形成得密，故作为布线构造，可以维持必要的机械强度(例如，布线构造不会因在布线形成时的CMP工序或在布线形成后的来自外部的物理性的因素而遭破坏那种程度的强度)。
另一方面，在布线22彼此间的间隔比较宽的区域，即在布线22形成得稀疏的区域(区域A以外的其它的区域)中，由于布线间隔宽，在整个布线间间隔都使用低介电常数膜23的情况下，则不能仅仅借助于布线22所具有的机械强度充分地维持该区域的布线构造的机械强度。于是，在本实施方式中，在布线22形成得稀疏的区域中，作为位于布线22的两侧壁的附近的布线间绝缘膜，为了降低布线间电容，要使用低介电常数膜23。此外，作为除此之外的布线间绝缘膜，即设置在布线附近以外的布线间绝缘膜，使用具有比较高的机械强度的第2绝缘膜24(具体地说，膜硬度为1.5GPa、相对介电常数为3.0的含碳硅氧化膜)。借助于此，就可以维持布线构造全体的机械强度。
最后，本实施方式的布线构造的第3效果，是可以利用布线间绝缘膜自身的性质提高布线构造的可靠性。
就是说，如图3所示，在布线22的侧壁附近，存在着介电常数低且机械强度小的低介电常数膜23。在这里，由于低介电常数膜23与布线22比较是柔软的膜，故可以某种程度地吸收布线22所具有的拉伸应力，或第2绝缘膜24所具有的压缩应力等。换句话说，低介电常数膜23，在布线层中起着缓冲膜的作用。因此，由于可以因加往布线22的应力的减小而得以防止布线22随着时间的流逝而产生塑性变形，故可以提高布线22的可靠性。
另外，在本实施方式中，作为低介电常数膜23，使用含碳硅酸盐氧化膜。但是，低介电常数膜23的材料，只要是相对介电常数比第2绝缘膜24的材料小的材料，就没有什么特别限制。具体地说，作为低介电常数膜23，可以使用含碳硅氧化膜、含碳硅氮化膜、CDO膜、有机膜、HSQ膜或MSQ膜等。
(发明的效果)
倘采用本发明，由于要在与布线相邻的区域(或以窄的间隔配置的布线彼此间的整个区域)上，设置具有非常低的相对介电常数的低介电常数膜，故可以实现布线间电容的减小。此外，在既是以宽的间隔配置的布线彼此间的区域又是除去布线附近以外的区域上，设置机械强度比低介电常数膜高的绝缘膜，故可以形成具有充分的机械强度(例如，可以充分地承受CMP工序的强度)的布线构造。
此外，倘采用本实施方式，由于在绝缘膜上形成了布线沟后，再在布线沟的附近的绝缘膜上形成改质层，然后，在选择性地除去该改质层并形成了缝隙后，向该缝隙内埋入低介电常数膜，故可以得到如下这样的效果。就是说，在作为同一的布线层上的布线间绝缘膜，使用种类彼此不同的多个绝缘膜的情况下，不需要使用特别的掩模工序。此外，由于可以形成布线沟图形而无须对低介电常数膜使用掩模，故可以形成微细的布线构造。