电阻记忆元件及其使用方法 技术领域 本发明涉及电阻记忆元件及其使用方法， 特别是涉及具备由氧化物半导体构成的 元件体 ( 素体 ) 的电阻记忆元件及其使用方法。
背景技术 电阻记忆元件具备具有电阻记忆特性的元件体， 该元件体具有如下特性 ： 在初期 状态下显示出例如比较高的电阻， 但施加规定值以上的电压时， 变化成低电阻状态， 即使除 去电压， 也保持 ( 记忆 ) 该低电阻状态， 另一方面， 对处于低电阻状态的元件体在相反方向 上施加规定值以上的电压时， 恢复至高电阻状态， 即使除去该电压， 也保持 ( 记忆 ) 高电阻 状态。
这样的电阻记忆元件， 通过在正方向以及反方向上分别施加阈值以上的电压， 能 够切换成低电阻状态和高电阻状态， 通过切换， 使电阻变化， 从而能够对其进行记忆。通过 利用这样的电阻切换特性， 电阻记忆元件不仅作为所谓的电阻记忆元件、 而且还能够作为 切换元件使用。
可以认为 ： 电阻记忆元件由于肖特基势垒的空乏层厚度的变化、 或者电子在电极 与由半导体构成的元件体的界面或体材料能级 ( バルク準位 ) 上的俘获或释放等， 超过势 垒的电子的容易性发生变化， 由此， 变化成为高电阻状态和低电阻状态。
电阻记忆元件中， 需要在不同的极性电压下控制电阻 ( 被称为双极性的 )， 基本上 对肖特基势垒的前侧施加电压时， 发生高电阻 低电阻状态的切换， 对反侧施加电压时， 发 生低电阻 高电阻状态的切换。可以认为在整个电极界面上显示特性， 稳定性优良。
但是， 课题之一在于电阻保持特性， 具有如下课题 ： 可能是由于电阻切换而引起电 子在界面或体材料能级上的俘获或释放， 因此， 特别是低电阻状态的稳定性变差， 随着温度 上升或时间经过电阻切换成高电阻状态。作为能够解决这样课题的技术， 例如有在日本特 开 2006-324447 号公报 ( 专利文献 1) 中记载的技术。
在专利文献 1 中提出了改善电阻记忆特性的技术。即， 在专利文献 1 中， 具有用能 够形成肖特基势垒的第一电极 ( 例如 Pt 电极 ) 和另一个第二电极夹持氧化物半导体 ( 例 如 Nb:SrTiO3) 的结构的电阻记忆元件中， 采用 Pt/Nb:SrTiO3/ 绝缘膜 / 电极的结构。其中， 使上述绝缘膜作为抑制从氧化物半导体中的界面陷阱释放电子的势垒发挥作用， 由此， 抑 制从界面上的电子的俘获或释放概率， 其结果， 实现了数据保持特性 ( 电阻记忆效果 ) 的改 善。
但是， 在专利文献 1 记载的技术中， 通过引入绝缘层， 预料到电阻变化率的降低和 切换电压 (switching voltage) 的增大等弊端。
因此， 要求一种电阻记忆元件， 其即使没有设置如上所述的绝缘层等， 也与现有技 术同等程度那样， 电阻变化率大， 得到优良的电阻记忆效果。
现有技术文献
专利文献
专利文献 1 ： 日本特开 2006-324447 号公报发明内容
本发明所要解决的问题 本发明的目的在于， 提供能够满足如上所述的要求的电阻记忆元件及其使用方法。 解决问题的手段
本发明的第一方面， 首先面向一种电阻记忆元件， 其具备 ： 元件体、 和隔着元件体 的至少一部分对置的至少一对电极， 在一对电极之间施加第一方向的切换电压时， 元件体 中位于一对电极之间的至少一部分发生低电阻化， 之后， 即使除去第一方向的切换电压， 位 于一对电极之间的至少一部分也保持低电阻状态， 另一方面， 在一对电极之间施加与第一 方向相反的第二方向的切换电压时， 元件体中位于一对电极之间的至少一部分发生高电阻 化， 之后， 即使除去第二方向的切换电压， 位于一对电极之间的至少一部分也保持高电阻状 态， 为了解决上述的技术课题， 其特征在于， 具有如下结构。
即， 上述元件体， 其特征在于， 由具有通式 ： Ti1-xMxO2(M 为 Fe、 Co、 Ni 以及 Cu 中的至 少一种， 且 0.005 ≤ x ≤ 0.05) 表示的组成的氧化物半导体构成。
上述氧化物半导体优选为多晶体。
本发明的电阻记忆元件中， 优选一对电极的至少一个是由与元件体消特基接触的 材料构成的。
本发明的电阻记忆元件， 可以有效用于阻抗匹配。
本发明的电阻记忆元件的第二方面， 其特征在于， 具备 ： 元件体、 和以与元件体接 触的方式设置的第一以及第二电极， 第一电极由在与元件体的界面区域能形成可显示出整 流性和电阻变化特性的肖特基势垒的材料构成， 所述第二电极是由与所述第一电极相比对 所述元件体更得到欧姆接触的材料构成的， 元件体由具有通式 Ti 1-xMxO2(M 为 Fe、 Co、 Ni 以及 Cu 中的至少一种， 且 0.005 ≤ x ≤ 0.05) 表示的组成的氧化物半导体构成。
需要说明的是， 上述 “所述第二电极是由与所述第一电极相比对所述元件体更得 到欧姆接触的材料构成的” 是指， 与第一电极对元件体的接触相比， 由使第二电极对元件体 的接触成为更近于欧姆特性的接触的材料构成第二电极。
本发明还面向上述第二方面的电阻记忆元件的使用方法。 本发明的电阻记忆元件 的使用方法， 其特征在于， 包括 ： 通过在第一以及第二电极之间施加第一极性的第一电压脉 冲而实现该电阻记忆元件的低电阻状态的步骤、 和通过在第一以及第二电极之间施加与第 一极性相反的第二极性的第二电压脉冲而实现该电阻记忆元件的高电阻状态的步骤。
本发明的电阻记忆元件的使用方法， 优选还具备如下步骤 ： 通过在第一以及第二 电极之间施加至少一种中间电压脉冲， 实现显示出上述低电阻状态与上述高电阻状态之间 的电阻值的至少一种中间电阻状态， 上述至少一种中间电压脉冲为上述第一极性或上述第 二极性且具有上述第一电压脉冲和上述第二电压脉冲之间的能量。
作为上述中间电压脉冲， 对于选自脉冲宽度、 脉冲振幅以及脉冲施加次数中的至 少一种， 优选使用具有上述第一电压脉冲与上述第二电压脉冲的中间值的脉冲。
如上所述的优选使用方法， 可以使用电阻记忆元件作为多值存储器。
发明效果
根据本发明， 得到电阻变化率大、 并且具有优良的电阻记忆效果的电阻记忆元件。 其理由可推测如下。
本发明人推测 ： 从肖特基势垒型的电阻切换特性出发， 使在界面和体材料能级 上的电子的俘获或释放稳定化， 对于电阻切换特性以及电阻记忆特性的改善非常重要， 在 TiO2 中添加过渡金属， 由此， 如果在 TiO2 的能带隙内形成能级， 则能够使特性得到改善并且 稳定化。
实际上， 由添加有过渡金属的 TiO2 的扩散反射测定， 能够确定由能带隙内形成的 能级引起的吸收， 可以认为， 所形成的能级影响电子的俘获或释放， 从而能够改善低电阻状 态的电阻保持特性。其结果可以认为， 得到优良的电阻记忆效果。
本发明的电阻记忆元件中， 构成元件体的氧化物半导体为多晶体时， 能够使电阻 记忆效果、 特别是低电阻状态的电阻保持特性进一步提高。这认为是多晶体中的晶界起作 用。即， 设置晶界这样的俘获电子的不连续结构， 使电子的俘获或氧缺陷 ( 酸素欠損 ) 等容 易产生， 推测这对于低电阻状态的电阻随时间而发生高电阻化有效。
本发明的电阻记忆元件中， 一对电极的至少一个由与元件体消特基接触的材料构 成时， 更显著地显示出上述电阻变化率增大的效果。
本发明的电阻记忆元件用于阻抗匹配时， 能够以低耗电实现大的阻抗变化。
本发明的电阻记忆元件的使用方法中， 实施如下步骤 ： 通过对第一以及第二电极 之间施加第一极性的第一电压脉冲而实现该电阻记忆元件的低电阻状态的步骤、 和通过对 第一以及第二电极之间施加与第一极性相反的第二极性的第二电压脉冲而实现该电阻记 忆元件的高电阻状态的步骤， 除此之外， 如果还实施如下步骤， 即： 通过对第一以及第二电 极之间施加至少一种中间电压脉冲， 实现显示出低电阻状态与高电阻状态之间的电阻值的 至少一种中间电阻状态， 则在实现优良的记忆特性的同时， 能够实现该电阻记忆元件提供 的电阻值的多值化， 所述中间电压脉冲具有第一极性或第二极性且具有第一电压脉冲和第 二电压脉冲之间的能量。
该情况下， 本发明的电阻记忆元件， 如上所述， 由于实现大电阻变化率， 进而记忆 特性良好， 因此使用该元件时， 能够稳定地实现多种电阻状态 ( 多值 )， 可以作为例如多值 存储装置、 或者模拟内存装置使用。
由此， 本发明的电阻记忆元件的使用方法中， 如上所述， 如果进行多值化， 则在相 同尺寸的单元中能够保持多种电阻状态， 因此， 作为存储器使用的情况下， 可以在相同单元 尺寸中增大记忆容量。 另外， 由于通过改变所施加的电压脉冲的宽度或振幅等， 可以连续地 使电阻值变化而并不是离散的值， 因此， 也能够在模拟的用途中使用。 附图说明
图 1 是图解地表示本发明的一个实施方式的电阻记忆元件的截面图。
图 2 是表示在实验例 1 中求出的、 本发明的范围内的试样 14 的电阻记忆元件的电 流 - 电压特性的图。
图 3 是表示在实验例 1 中求出的、 本发明的范围外的试样 32 的电阻记忆元件在室 温下的电阻保持特性的图。图 4 是表示在实验例 1 中求出的、 本发明的范围外的试样 32 的电阻记忆元件的低 电阻状态的电阻保持特性的图。
图 5 是表示在实验例 1 中求出的、 本发明的范围内的试样 14 的电阻记忆元件的电 阻保持特性的图。
图 6 是表示在实验例 2 中求出的、 本发明的范围外的试样 32 的电阻记忆元件的阻 抗频率特性的图。
图 7 是表示在实验例 2 中求出的、 本发明的范围内的试样 14 的电阻记忆元件的阻 抗频率特性的图。
图 8 是表示在实验例 3 中对电阻记忆元件施加电压脉冲的第一施加方式的图。
图 9 是表示以图 8 所示的方式施加电压脉冲时的电阻记忆元件的电阻变化的状态 的图。
图 10 是表示在实验例 3 中对电阻记忆元件施加电压脉冲的第二施加方式的图。
图 11 是表示以图 10 所示的方式施加电压脉冲时的电阻记忆元件的电阻变化的状 态的图。
图 12 是表示在实验例 4 中对电阻记忆元件施加电压脉冲的第一施加方式的图。 图 13 是表示以图 12 所示的方式施加电压脉冲时的电阻记忆元件的电阻变化的状 态的图。
图 14 是表示在实验例 4 中对电阻记忆元件施加电压脉冲的第二施加方式的图。
图 15 是以图 14 所示的方式施加电压脉冲时的电阻记忆元件的电阻变化的状态的 图。
具体实施方式
参照图 1， 电阻记忆元件 1 具备 ： 元件体 2、 和隔着元件体 2 的至少一部分对置的至 少一对电极 3 和 4。该实施方式中， 具有 ： 电阻记忆元件 1 在基板状的下部电极 4 上形成薄 膜状的元件体 2、 而且在其上形成薄膜状的上部电极 3 的电容器结构。
电阻记忆元件 1， 在一对电极 3 和 4 之间施加第一方向的切换电压时， 元件体 2 中 位于一对电极 3 和 4 之间的至少一部分发生低电阻化， 之后， 即使除去该第一方向的切换电 压， 也保持元件体 2 的低电阻状态， 另一方面， 在一对电极 3 和 4 之间施加与第一方向相反 的第二方向的切换电压时， 元件体 2 中位于一对电极 3 和 4 之间的至少一部分发生高电阻 化， 之后， 即使除去第二方向的切换电压， 也保持元件体 2 的高电阻状态。
元件体 2 由具有通式 ： Ti1-xMxO2(M 为 Fe、 Co、 Ni 以及 Cu 中的至少一种过渡金属， 且 0.005 ≤ x ≤ 0.05) 表示的组成的氧化物半导体构成。
作为元件体 2 的薄膜， 可以使用例如具有规定组成的靶， 利用 PLD( 脉冲激光沉积， Pulse Laser Deposition) 法而形成。 在此， 作为激光， 使用 ArF 或 KrF 受激准分子激光等， 但并不限定于这些。作为成膜时的激光条件， 可以为能量 0.1 ～ 3J/cm2、 频率 1 ～ 10Hz、 温 -5 度 400 ～ 700℃、 真空度 0.1Torr ～ 1×10 Torr(O2 流动 )。作为成膜法， 除此以外， 还可以 应用 MOCVD( 金属有机气相沉积， Metal Organic Chemical Vapor Deposition) 法、 RF 溅射 法、 MOD( 金属有机沉积， Metal Organic deposition) 法。
另外， 上述靶具有与要得到的元件体 2 同样的通式 ： Ti1-xMxO2(M 为 Fe、 Co、 Ni 以及Cu 中的至少一种， 且 0.005 ≤ x ≤ 0.05) 表示的组成， 例如通过固相反应法制作。即， 作为 原料， 使用高纯度的 TiO2 粉末， 并且根据需要使用 Co3O4、 Fe2O3、 NiO 以及 CuO 的各粉末， 进行 称量以达到规定组成后， 在玛瑙研钵中加入乙醇充分进行混合。使其干燥后， 添加粘合剂， 使用高压机 (high-pressure press) 以及模具进行煅烧后， 成形。将所得到的成形物脱脂 后， 采用 1100℃～ 1200℃的温度在大气中煅烧 4 小时， 由此， 可以得到靶。
上部电极 3 由在与元件体 2 的界面区域可形成能够显示出整流性和电阻变化特性 的肖特基势垒的材料构成。因此， 作为上部电极 3 的材料， 有利地使用功函数比作为元件体 2 的主成分的 TiO2 系材料大的、 例如 Pt。需要说明的是， 只要是能形成肖特基结的材料， 则 也可以是 Au、 Ag、 Pd 等贵金属、 SrRuO3 等显示金属传导的氧化物、 PEDOT:PSS 等有机导电体、 氮化物导电体等， 并不限于 Pt。
下部电极 4 由与上部电极 3 相比对于元件体 2 更得到欧姆接触的材料构成即可， 优选由得到欧姆接触 ( オ一ミツク接合 ) 的材料构成。另外， 优选使用功函数比作为元 件体 2 的主成分的 TiO2 系材料小的材料或者同等程度的材料。作为一例， 下部电极 4 由 Nb:SrTiO3 构成。 另外， 通过装置形成工序， 即使使用功函数大的金属， 也能够得到接近于欧 姆接触的接触， 因此， 除 Nb:SrTiO3 以外， 还可以使用例如 Ti、 Al、 In、 Zn、 TiN 以及贵金属电 极等。它们分别以单体形式使用， 或者例如以在本发明的元件体上形成作为欧姆电极的 Ti 电极、 在其上形成用于防止 Ti 电极氧化的 Pt 电极的结构来使用。 如上所述， 在优选的实施方式中， 在上部电极 3 上形成肖特基势垒， 下部电极 4 使 用得到欧姆特性或接近欧姆特性的电极， 也可以在上部电极 3 以及下部电极 4 的任一个上 形成肖特基势垒。
另外， 电阻记忆元件 1 也可以是在作为元件体 2 的 TiO2 系薄膜上并列形成二个电 极 3 和 4 的平面型 ( プレ一ナ型 ) 结构， 而不形成图示的实施方式的电容器结构。另外， 元 件体 2 可以通过体材料 (bulk body) 提供， 而不是薄膜。
另外， 本发明中， 通过控制制膜时的氧分压来控制电子， 根据工序条件、 方法， 如果 需要， 则添加作为供体发挥作用的元素， 从而能够控制载体浓度。
下面， 对于为了考察由本发明的电阻记忆元件带来的效果而实施的实验例进行说 明。
[ 实验例 1]
通过固相反应法制作通式 ： Ti1-xMxO2(M 为 Cr、 Mn、 Co、 Fe、 Ni 以及 Cu 中的任意一种 ) 表示的陶瓷靶 ( 直径 ： 20mm、 厚度 5mm)。作为原料， 使用高纯度的 TiO2、 Mn3O4、 Cr2O3、 Co3O4、 Fe2O3、 NiO 以及 CuO 的各粉末， 进行称量以达到表 1 所示的规定组成后， 在玛瑙研钵中加入 乙醇， 充分进行混合。接着， 使其干燥后， 添加粘合剂， 使用高压机以及模具进行煅烧后， 以 达到直径约 20mm、 厚度约 5mm 的方式进行成形。将该成形体脱脂后， 在 1100℃的温度、 大气 中煅烧 4 小时， 得到靶。
另一方面， 作为要形成与作为元件体的 TiO2 系薄膜得到接近欧姆接触的下部电极 的材料， 准备掺杂 Nb0.5 原子％的 SrTiO3(100) 单晶基板 (Furuuchi Chemical 制 )。
接着， 使用上述靶， 在上述基板上通过 PLD 法制作作为元件体的膜厚约 100nm 的 Ti1-xMxO2 薄膜。在此， 作为激光器， 使用 Lambda Physics 制 「Compex110」 ArF 受激准分子激 光器， 将所产生的激光集光， 入射到靶中， 制作薄膜。对于成膜时的激光的条件， 使能量为
1J/cm2、 频率为 10Hz、 温度为 600℃、 真空度为 0.1Torr(O2 流动 )。
需要说明的是， 用荧光 X 射线测定等进行如上所述制作的薄膜的组成分析， 结果 确认， 在所有的试样中， 薄膜与用于其制作的靶实质上为相同组成。
接着， 在上述薄膜上使用金属掩模， 通过 DC 溅射法形成由直径 300μm 的 Pt 构成 的上部电极。
对于由此得到的试样中的电阻记忆元件 1， 如图 1 所示， 在下部电极 4 上形成由 In-Ga 构成的引出电极 5， 使 W 探针 6 与该引出电极 5 接触的同时， 在引出电极 5 与上部电 极 3 之间连接电流电压产生器 7， 评价电流 - 电压特性， 并且评价室温以及 100℃下的电阻 保持特性。作为电流电压产生器 7， 使用 Advantest 公司制造的 “R6246A” 电流电压产生器。
需要说明的是， 表 1 中试样 32 为比较例。 试样 1 ～ 31 中， 具有 Pt/TiO2/Nb:SrTiO3/ In-Ga 的结构， 但作为试样 32， 制作具有 Pt/Nb:SrTiO3/In-Ga 的结构而不存在 TiO2 系薄膜 的试样。因此， 试样 1 ～ 31 中， 评价在 Pt 与 TiO2 的界面处的特性， 试样 32 中， 评价在 Pt 与 Nb:SrTiO3 的界面处的特性。
电流 - 电压特性评价中， 如(X 以及 Y 为任意的电压值 ) 所示， 清除对电阻记忆元件施加的电压， 同时测定电阻记忆元件中流过的电流。另 外， 如图 2 所示， 对于电流 - 电压特性， 将从低电阻状态切换为高电阻状态的极性下得到最 大变化的电压作为 “估计电压” ， 并基于
电阻变化率 [％ ] ＝ ( 高电阻状态的电阻值 - 低电阻状态的电阻值 )/ 低电阻状态 的电阻值 ×100
的式子计算出该 “估计电压” 下的电阻变化率。其结果示于表 1 的 “电阻变化率” 项下。
需要说明的是， 图 2 所示的电流 - 电压特性为表 1 的试样 14。
另外， 作为电阻记忆效果的指标的电阻保持特性评价中， 在切换为高电阻状态以 及低电阻状态的各状态后， 在 2V 的电压下每 10 秒测定电阻 10 小时， 在室温以及 100℃下分 别测定电阻的时间变化， 评价电阻的稳定性。更具体而言， 对于试样 32 如图 3 所示， 从电阻 值以及时间的对数图 (Log vs.Log) 中引出直线， 将低电阻状态的电阻值与高电阻状态的电 阻值一致的时间定义为电阻保持时间， 求出该电阻保持时间。 其结果示于表 1 的 “电阻保持 时间” 项下。
图 3 中， “LRS” 表示低电阻状态， “HRS” 表示高电阻状态， “RT” 表示室温。另外， 后 述的图 4 中， “100C” 表示 100℃。这些也适用于其他的附图以及表 1。 另外， 如上所述求出的电阻保持时间是用于查看电阻记忆效果的倾向的评价因 素， 而不表示实际的电阻记忆效果时间， 但在进行相对比较的方面， 可以认为是充分的评价 因素。
需要说明的是， 关于上述室温下的电阻保持时间， 仅对试样 14 和试样 32 进行评 价。另外， 关于上述 100℃下的电阻保持时间， 仅对上述电阻变化率显示出 1000％以上的试 样进行评价。
[ 表 1]
表 1 以及后述的表 2 中， 在试样编号中带 * 的试样表示本发明的范围以外的试样。
由表 1 可知， 在具有不添加任何过渡金属的 TiO2 薄膜的试样 1 中， 电阻变化率小， 低于 100％， 另外， 即使在分别添加有过渡金属 Cr 和 Mn 的试样 2 ～ 6 以及试样 7 ～ 11 中， 电阻变化率也小， 低于 100％。
相对于这些， 在具有添加作为过渡金属的 Co、 Fe、 Ni 以及 Cu 中的任意一种的 TiO2 薄膜的试样 12 ～ 31 中， 出现显示出 1000％以上的电阻变化率的试样。 即， 在作为过渡金属 的 Co、 Fe、 Ni 或 Cu 的添加量 x 满足 x ≤ 0.05 的条件的试样 12 ～ 15、 17 ～ 20、 22 ～ 25 以 及 27 ～ 30 中， 显示出 1000％以上的电阻变化率。
另外， 在作为过渡金属的 Co、 Fe、 Ni 或 Cu 的添加量 x 满足 0.005 ≤ x ≤ 0.05 的条 件的试样 13 ～ 15、 18 ～ 20、 23 ～ 25 以及 28 ～ 30 中， 得到与试样 32 的电阻变化率 8500％ 匹配的 6800％以上的电阻变化率。特别是对于添加 Co 或 Fe 作为过渡金属的试样 13 ～ 15 以及 18 ～ 20， 其添加量 x 满足 0.005 ≤ x ≤ 0.05 的条件时， 可以实现超过 10000％的极大 电阻变化率。
下面， 着眼于电阻保持时间。
在作为比较例的试样 32 中， 该倾向如图 4 所示， 将温度从室温提高至 100℃时， 低 电阻状态的电阻变化的时间依赖性增大。如表 1 所示， 100℃下电阻保持时间达到 91 天， 与 +9 室温下的电阻保持时间 8×10 天比较， 变得极短。 在考虑向不挥发性电阻存储器中应用的 情况下， 随着温度上升而电阻保持时间变化大即缩短成为大问题。
相对于此， 在具有以添加量 x 满足 0.005 ≤ x ≤ 0.05 的条件的范围添加有作为过 渡金属的 Co、 Fe、 Ni 以及 Cu 中的任意一种的 TiO2 薄膜的试样 13 ～ 15、 18 ～ 20、 23 ～ 25 以及 28 ～ 30 中， 关于试样 14， 如图 5 所示， 虽然观察到低电阻状态的电阻值随时间的经过 而变化的倾向， 但在 100℃下与上述的试样 32 不同， 能够实现极长的电阻保持时间。 这可以 由表 1 所示的电阻保持时间确认。
关于以上的结果， 可以如下进行考察。
在无添加的 TiO2 薄膜上容易生成氧缺陷等缺陷， 即使使用成为肖特基结的功函数 大的电极， 也没有形成良好的肖特基势垒， 泄漏电流大， 仅仅显示出小电阻变化率。另一方 面， 在添加有过渡金属的 TiO2 薄膜中， 添加的过渡金属形成能级， 或补偿缺陷， 因此， 能够得 到良好的肖特基势垒。
但是， 在过渡金属中， 关于 Mn 和 Cr 仅仅显示出小电阻变化率。可以认为这是由于 使作为电阻变化起因的界面能级和缺陷量过度降低， 但确切的原因至今尚不明确。另一方 面， 关于 Co、 Fe、 Ni 以及 Cu， 形成良好的肖特基势垒， 从而能够实现大电阻变化率。
关于作为过渡金属的 Co、 Fe、 Ni 以及 Cu， 其添加量 x 即使为 0.001， 也能够实现 1000％以上的大电阻变化率， 但在 100℃下的电阻保持时间为 1000 天以下， 与作为比较例 的试样 32 的情况为相同程度。可以认为这是由于添加量少， 因此抑制电阻的缓和的能级的 状态密度小。另一方面认为， 添加量 x 大于 0.05 时， TiO2 薄膜自身的电阻值过度上升， 难以 形成显示电阻变化的肖特基势垒， 因此， 仅仅显示出小电阻变化率。
如上所示， 如果利用本发明的电阻记忆元件， 则由表 1 可明确， 在实际操作温度区 域 ( 室温以上 ) 中能够实现优良的电阻保持特性， 能够显著改善作为肖特基势垒型电阻切 换元件的课题的低电阻状态的电阻保持特性。
需要说明的是， 关于机理不明确的地方很多， 尚不完全明确， 但可以认为由于低电 阻状态的电阻值的时间依赖性， 能够逐渐地引起一些缓和 ( 俘获或释放的电子的再释放或 再俘获、 缺陷的迁移等 )， 对于添加了有效的过渡金属的 TiO2 薄膜， 推测在过渡金属或电极 界面或体材料上形成能级， 可以使准稳定状态 ( 即低电阻状态 ) 更加稳定， 从而能够显著改 善电阻保持特性、 即电阻记忆效果。
另外， 关于在上述的实验例中制作的本发明的范围内的试样， 将添加了有效的过 渡金属的 TiO2 薄膜进行 TEM 观察， 结果可知其为多晶体。另外可知， 该多晶体有助于使电 阻记忆效果、 特别是低电阻状态的电阻保持特性进一步提高。 即， 即使利用电极与薄膜的界 面的肖特基势垒能够产生大电阻变化， 也得不到充分的电阻记忆特性。 由此， 虽然机理尚不 明确， 但可以推测， 设置晶界这样的俘获电子的不连续结构， 容易产生电子的俘获和氧缺陷 等， 对于抑制低电阻状态的电阻随时间而发生高电阻化有效果。
如上所说明， 本发明的电阻记忆元件由于得到大电阻变化率， 因此可以作为例如 阻抗切换元件有利地利用。 对于使用本发明的电阻记忆元件作为阻抗切换元件的情况下的 实施方式， 以下进行说明。
作为 RF 信号电路的切换元件， 通常使用 PIN 二极管型的切换元件、 或 FET 晶体管 型的切换元件。
在 PIN 二极管型的切换元件的情况下， 将施加正向偏压时的低电阻状态作为开状 态， 将施加反向偏压时的高电阻状态作为关状态， 由此， 实现 RF 信号电路的开 / 关。另一方面， FET 晶体管型的开关的情况下， 将施加栅电压时的低电阻状态作为开状态， 将未施加栅 电压时的高电阻状态作为关状态， 由此， 实现 RF 信号电路的开 / 关。
但是， 在 PIN 二极管型的切换元件中， 为了成为开状态， 需要在 PIN 二极管的正向 上施加电压， 另外， 为了维持开状态， 需要在正向上持续施加电压， 但由于在该状态下为低 电阻状态， 因此， 相当多的电流流过， 具有耗电非常大的问题。
另一方面， 在 FET 晶体管型的切换元件的情况下， 由于即使在施加栅电压状态下 在栅极上也没有太大的电流流过， 因此耗电小， 但具有为了维持开状态需要持续施加栅电 压的问题。另外， 与 PIN 二极管型的切换元件的情况比较， 还具有结构复杂因而成本高的问 题。
相对于这些， 在利用作为本发明的肖特基结装置的电阻记忆元件的情况下， 随着 电阻变化， 可以同时使阻抗发生变化， 与 PIN 二极管的情况相同， 可以作为阻抗切换元件使 用。另外， 本发明的电阻记忆元件具有电阻记忆功能， 因此， 在向低电阻状态切换后不需要 持续施加电压， 从而可以减小耗电。因此， 可以解决作为 PIN 二极管型缺点的耗电的问题、 以及作为 PIN 二极管型和 FET 晶体管型二者的缺点的为了维持开状态而需要持续施加电压 的问题。 需 要 说 明 的 是， 为 了 实 现 能 够 解 决 上 述 问 题 的 装 置， 一 直 以 来 已 知 的、 例如 SrTiO3/SrRuO3 等的接触电阻变化元件 ( 接合抵抗変化素子 ) 中， 电阻变化率以及电阻记忆 特性不充分。
如本发明的电阻记忆元件所示， 在 TiO2 中添加过渡金属， 在 TiO2 的能带隙内形成 能级， 由此， 电阻变化率大， 能够实现电阻记忆特性优良的阻抗切换元件。关于为了对此进 行确认而实施的实验例， 以下进行说明。
[ 实验例 2]
实验例 2 中， 使用上述实验例 1 中制作的试样， 进行高电阻状态和低电阻状态下的 阻抗频率特性评价。
该评价试验中， 使用与实验例 1 的情况相同的电流电压产生器， 对试样施加电压 脉冲， 由此， 使电阻状态分别切换为高电阻状态以及低电阻状态， 然后， 使用 LCR 测试仪 (Hewlett-Packard 公司制 “HP4284” ) 在 100Hz ～ 1MHz 的频率带域进行阻抗频率特性的评 价。然后， 由所求出的频率特性分别求出 10kHz 下的高电阻状态的阻抗和低电阻状态的阻 抗， 并基于
阻抗变化率 [％ ] ＝ ( 高电阻状态的阻抗 - 低电阻状态的阻抗 )/ 低电阻状态的阻 抗 ×100
的式子计算出阻抗变化率。其结果示于表 2。需要说明的是， 表 2 中， 再次记载了 表 1 所示的 “添加元素” 、 “添加量” 以及 “电阻变化率” ， 以便容易理解特别是电阻变化率与 阻抗变化率的相关性。另外， 表 2 中， 阻抗变化率为 0％的情况是指几乎为 0％， 准确地说是 5％以下。
[ 表 2]
如实验例 1 所示， 作为比较例的试样 32 中， 电阻记忆特性不良， 电阻变化率为 8500％， 可以实现比较大的电阻变化特性。该试样 32 的阻抗特性评价结果示于图 6。根据 试样 32， 可以通过直流电阻实现大电阻变化率， 但该高电阻状态下的阻抗与低电阻状态下 的阻抗之差小， 另外， 随着变成高频率， 该差进一步缩小。由表 2 所示， 频率 10kHz 中， 阻抗 变化率为 50％， 非常小。
另一方面， 代表本发明的范围内的试样 13 ～ 15、 18 ～ 20、 23 ～ 25 以及 28 ～ 30， 将试样 14 的阻抗特性示于图 7。与图 6 所示的试样 32 的情况同样， 在试样 14 中， 随着变成 更高的频率， 由于容量成分的问题的阻抗之差缩小， 但在低频率区域具有非常大的差， 如表 2 所示， 频率 10kHz 中阻抗变化率为 7750％， 可以实现非常大的值。
由表 2 所示， 对于其他的在本发明的范围内的试样也可以说是同样的。
即， 关于本发明的范围内的试样 13 ～ 15、 18 ～ 20、 23 ～ 25 以及 28 ～ 30， 实现大 电阻变化率的同时， 在频率 10kHz 下的阻抗变化率也超过 3000％， 可以实现非常大的阻抗 变化率。
相对于此， 作为比较例的试样 32 中， 与本发明的范围内的试样 13 ～ 15、 18 ～ 20、 23 ～ 25 以及 28 ～ 30 比较， 即使得到几乎同等大的电阻变化率， 如上所述， 对于阻抗变化率 为 50％， 也非常小。
其推测 ： 阻抗 (Z) 不仅是电阻成分 (R)、 而且是静电容量成分 (C) 和电感成分 (L)
的组合的阻抗， 在本发明的范围内的试样 13 ～ 15、 18 ～ 20、 23 ～ 25 以及 28 ～ 30 中， 由于 不仅电阻变化率大， 而且低电阻状态的电阻比试样 32 低等的理由， C 成分的影响变小， 得到 大阻抗变化率。另外， 电阻记忆特性也有很大贡献， 在电阻记忆特性差的情况下， 认为低电 阻状态的电阻迅速上升， 因此阻抗变化率也变小。
由上， 根据本发明的电阻记忆元件， 不仅能够实现大电阻变化率、 优良的电阻记忆 特性， 而且也能够实现大阻抗变化率， 不仅可以作为利用电阻变化的电阻记忆装置， 而且可 以作为阻抗切换元件有效地使用。
另外， 该实验例中制作的电阻记忆元件， 限制使阻抗变化的频率带， 但通过由构成 元件体的氧化物半导体的微细结构化而引起的低容量化等， 期待在高频率侧可以改善特 性， 认为在更宽的频率带中能够作为低耗电的阻抗切换元件使用。
另外， 通过使用本发明的电阻记忆元件， 不仅可以实现高电阻状态以及低电阻状 态的二个状态、 即 “0” 以及 “1” 这二个值， 而且可以实现在高电阻状态与低电阻状态之间的 至少一种的中间电阻状态， 优选为多个中间电阻状态。
本发明的电阻记忆元件中， 关于如上所述的能够进行优良的多值化的机理， 不明 确的地方很多， 但在电极附近的界面能级上电子的俘获以及再释放、 或者氧缺陷等的迁移 也被认为是作为电阻变化的起因的原因。 如构成本发明的电阻记忆元件中具备的元件体的 化合物半导体的情况所示， 可以认为， 在添加过渡金属时， 其形成界面和体材料能级 (bulk level)， 因此， 能够俘获电子的状态数增加， 或引起价数变化， 这消除由迁移的缺陷而产生 的电荷的不平衡， 其结果， 实现优良的记忆特性。认为通过施加电压脉冲， 改变电子的俘获 或迁移的程度， 由此实现多值化。
[ 实验例 3]
实验例 3 中， 对于使用实验例 1 中制作的试样 14 的电阻记忆元件进行多值化， 进 行评价。
更详细而言， 在切换成高电阻状态后， 施加用于切换成低电阻状态的电压脉冲时， 如图 8 所示， 将切换电压的大小、 即脉冲振幅固定为 -5V， 另一方面， 将脉冲宽度在 100ns ～ 100μs 的范围内缓慢延长， 同时进行电阻值的测定。测定时的电压在图 8 中示作 “读出电 压 (Read voltage)” 。
更具体如图 9 所示，
(1) 测定 3 次初期电阻状态 (HRS)，
(2) 然后， 在施加 1 次脉冲振幅为 -5V、 脉冲宽度为 100ns 的脉冲电压后， 测定 3 次 第一中间电阻状态 (MRS1) 的电阻值，
(3) 然后， 在施加 1 次脉冲宽度更长为 1μs 的脉冲电压后， 测定 3 次第二中间电阻 状态 (MRS2) 的电阻值，
(4) 然后， 在施加 1 次脉冲宽度更长为 10μs 的脉冲电压后， 测定 3 次第三中间电 阻状态 (MRS3) 的电阻值，
(5) 然后， 在施加 1 次脉冲宽度更长为 100μs 的脉冲电压后， 测定 3 次低电阻状态 (LRS) 的电阻值。
由图 9 可知， 通过改变切换电压的脉冲宽度， 能够设定多个在从高电阻状态 (HRS) 至低电阻状态 (LRS) 之间具有中间值的状态 (MRS)。接着， 与上述相反， 在切换为低电阻状态后， 施加用于切换为高电阻状态的电压脉 冲时， 如图 10 所示， 将脉冲振幅固定为 +5V， 另一方面， 将脉冲宽度在 100ns ～ 100μs 的范 围内缓慢延长， 同时进行电阻值的测定。更具体而言， 如图 11 所示，
(6) 测定 3 次初期电阻状态 (LRS)，
(7) 然后， 在施加 1 次脉冲振幅为 +5V、 脉冲宽度为 100ns 的脉冲电压后， 测定 3 次 第一中间电阻状态 (MRS1) 的电阻值，
(8) 然后， 在施加 1 次脉冲宽度更长为 1μs 的脉冲电压后， 测定 3 次第二中间电阻 状态 (MRS2) 的电阻值，
(9) 然后， 在施加 1 次脉冲宽度更长为 10μs 的脉冲电压后， 测定 3 次第三中间电 阻状态 (MRS3) 的电阻值，
(10) 然后， 在施加 1 次脉冲宽度更长为 100μs 的脉冲电压后， 测定 3 次高电阻状 态 (HRS) 的电阻值。
由图 11 可知， 通过改变切换电压的脉冲宽度， 能够设定多个在从低电阻状态 (LRS) 至高电阻状态 (HRS) 之间具有中间值的状态 (MRS)。
[ 实验例 4]
实验例 4 中， 与实验例 3 的情况同样， 对于使用实验例 1 中制作的试样 14 的电阻 记忆元件进行多值化， 进行评价。与实验例 3 不同的是脉冲电压的施加方式。
即， 在切换为高电阻状态后， 施加用于切换为低电阻状态的电压脉冲时， 如图 12 所示， 将切换电压的脉冲宽度固定为 100μs， 另一方面， 将脉冲振幅在 -1V ～ -5V 的范围内 以绝对值计缓慢增大， 同时进行电阻值的测定。测定时的电压在图 12 中示作 “读出电压” 。
更具体而言， 如图 13 所示，
(1) 测定 3 次初期电阻状态 (HRS)，
(2) 然后， 在施加 1 次脉冲宽度为 100μs、 脉冲振幅为 -1V 的脉冲电压后， 测定 3 次第一中间电阻状态 (MRS1) 的电阻值，
(3) 然后， 在施加 1 次将脉冲振幅以绝对值计增大至 -2V 的脉冲电压后， 测定 3 次 第二中间电阻状态 (MRS2) 的电阻值，
(4) 然后， 在施加 1 次将脉冲振幅以绝对值计增大至 -3V 的脉冲电压后， 测定 3 次 第三中间电阻状态 (MRS3) 的电阻值，
(5) 然后， 在施加 1 次将脉冲振幅以绝对值计增大至 -4V 的脉冲电压后， 测定 3 次 低电阻状态 (LRS) 的电阻值。
由图 13 可知， 通过改变切换电压的脉冲振幅， 能够设定多个在从高电阻状态 (HRS) 至低电阻状态 (LRS) 之间具有中间值的状态 (MRS)。
接着， 与上述相反， 在切换为低电阻状态后， 施加用于切换为高电阻状态的电压脉 冲时， 如图 14 所示， 将脉冲宽度固定为 100μs， 另一方面， 将脉冲振幅在 +2V ～ +5V 的范围 内缓慢增大， 同时进行电阻值的测定。更具体而言， 如图 15 所示，
(6) 测定 3 次初期电阻状态 (LRS)，
(7) 然后， 在施加 1 次脉冲宽度为 100μs、 脉冲振幅为 +2V 的脉冲电压后， 测定 3 次第一中间电阻状态 (MRS1) 的电阻值，
(8) 然后， 在施加 1 次将脉冲振幅增大至 +3V 的脉冲电压后， 测定 3 次第二中间电阻状态 (MRS2) 的电阻值，
(9) 然后， 在施加 1 次将脉冲振幅增大至 +4V 的脉冲电压后， 测定 3 次第三中间电 阻状态 (MRS3) 的电阻值，
(10) 然后， 在施加 1 次将脉冲振幅增大至 +5V 的脉冲电压后， 测定 3 次高电阻状态 (HRS) 的电阻值。
由图 15 可知， 通过改变切换电压的脉冲振幅， 能够设定多个在从低电阻状态 (LRS) 至高电阻状态 (HRS) 之间具有中间值的状态 (MRS)。
以上， 由实验例 3 以及 4 可知， 根据本发明的电阻记忆元件， 能够实现大电阻变化， 因此， 可以得到即使取多个中间值也能够识别的电阻差， 另外， 由于电阻保持特性优良， 因 此能够实现稳定的多值化。
需要说明的是， 实验例 3 以及 4 中， 通过分别改变要施加的电压脉冲的脉冲宽度以 及脉冲振幅， 实现多种电阻状态， 但通过改变电压脉冲的施加次数， 也能够实现多种电阻状 态。
另外， 实验例 3 以及 4 中， 阶段性地改变电阻值， 但也可以是施加具有规定的脉冲 宽度、 脉冲振幅或脉冲施加次数的脉冲电压， 用于一次切换成所期望的电阻值而不是阶段 性地改变电阻值的使用方式。 另外， 如果使要施加的电压脉冲为相反极性， 则即使在从低电阻状态向高电阻状 态的过程中， 也可以返回至低电阻状态， 或相反即使在从高电阻状态向低电阻状态的过程 中， 也可以返回至高电阻状态。
符号说明
1 电阻记忆元件
2 元件体
3， 4 电极