书签 分享 收藏 举报 版权申诉 / 19

装配集成电路器件的方法.pdf

  • 上传人:a****
  • 文档编号:1117107
  • 上传时间:2018-04-01
  • 格式:PDF
  • 页数:19
  • 大小:983.04KB
  • 摘要
    申请专利号:

    CN201010236800.5

    申请日:

    2010.07.21

    公开号:

    CN102339763A

    公开日:

    2012.02.01

    当前法律状态:

    授权

    有效性:

    有权

    法律详情:

    专利权人的姓名或者名称、地址的变更IPC(主分类):H01L 21/56变更事项:专利权人变更前:飞思卡尔半导体公司变更后:恩智浦美国有限公司变更事项:地址变更前:美国得克萨斯变更后:美国得克萨斯|||授权|||实质审查的生效IPC(主分类):H01L 21/56申请日:20100721|||公开

    IPC分类号:

    H01L21/56; H01L23/29; H01L23/552; H05K9/00

    主分类号:

    H01L21/56

    申请人:

    飞思卡尔半导体公司

    发明人:

    陈伟民; 白志刚; 王志杰

    地址:

    美国得克萨斯

    优先权:

    专利代理机构:

    中国国际贸易促进委员会专利商标事务所 11038

    代理人:

    金晓

    PDF完整版下载: PDF下载
    内容摘要

    本发明涉及一种装配集成电路(IC)器件的方法,包括以下步骤:提供引线框或衬底;将半导体管芯连附至引线框或衬底;以及电耦合管芯至引线框或衬底。该方法还包括:使用第一密封件密封管芯;以及使用第二密封件密封第一密封件,其中第二密封件包括提供电磁屏蔽的材料。

    权利要求书

    1: 一种装配集成电路 IC 器件的方法, 包括以下步骤 : 提供引线框或衬底板 ; 将半导体管芯连附至所述引线框或衬底板 ; 电耦合所述半导体管芯至所述引线框或衬底板 ; 使用第一密封件密封所述半导体管芯, 其中所述第一密封件至少覆盖所述半导体管芯 的顶部和两个侧表面 ; 以及 使用第二密封件密封所述第一密封件, 其中所述第二密封件包括提供电磁屏蔽功能的 材料, 以及其中所述第二密封件至少覆盖所述第一密封件的顶部和两个侧表面。
    2: 根据权利要求 1 所述的装配 IC 器件的方法, 其中所述第二密封件包括导体材料和金 属微粒, 用于为所述 IC 器件提供电屏蔽。
    3: 根据权利要求 1 所述的装配 IC 器件的方法, 其中所述第二密封件包括非导磁微粒, 用于为所述 IC 器件提供磁屏蔽。
    4: 根据权利要求 1 所述的装配 IC 器件的方法, 其中所述第一密封件不提供磁屏蔽功 能。
    5: 根据权利要求 1 所述的装配 IC 器件的方法, 还包括使所述半导体管芯的底表面与所 述引线框或衬底板屏蔽的步骤。
    6: 根据权利要求 5 所述的装配 IC 器件的方法, 其中所述屏蔽步骤包括在所述半导体器 件和所述引线框或衬底板之间布置金属箔。
    7: 根据权利要求 5 所述的装配 IC 器件的方法, 其中所述屏蔽步骤包括在所述管芯连附 步骤之前在所述半导体管芯上进行背面金属化处理。
    8: 一种装配集成电路 IC 器件的方法, 包括以下步骤 : 提供引线框或衬底板 ; 将半导体管芯连附至所述引线框或衬底板 ; 使所述半导体管芯的底表面与所述引线框或衬底板屏蔽 ; 电耦合所述半导体管芯至所述引线框或衬底板 ; 使用第一密封件密封所述半导体管芯, 其中所述第一密封件至少覆盖所述半导体管芯 的顶部和两个侧表面 ; 以及 使用第二密封件密封所述第一密封件, 其中所述第二密封件包括提供电磁屏蔽功能的 材料, 以及其中所述第二密封件至少覆盖所述第一密封件的顶部和两个侧表面。
    9: 一种集成电路 IC 器件, 包括 : 引线框或衬底板 ; 半导体管芯, 连附并电耦合至所述引线框或衬底板 ; 第一密封件, 至少覆盖所述半导体管芯的顶部和两个侧表面 ; 以及 第二密封件, 至少覆盖所述第一密封件的顶部和两个侧表面, 其中所述第二密封件包 括提供电磁屏蔽功能的材料。
    10: 根据权利要求 9 所述的 IC 器件, 还包括布置在所述半导体管芯和所述引线框或衬 底板之间的屏蔽件。

    说明书


    装配集成电路器件的方法

        【技术领域】
         本发明涉及集成电路 (IC) 器件, 以及具体地涉及保护 IC 器件不受包括电磁干扰 (EMI) 或射频干扰 (RFI) 的外部环境影响的方法。背景技术
         诸如磁性随机存取存储器 (MRAM) 的集成电路器件在存在除了施加的写场之外的 杂散或外部施加的电磁场时可能会出现错误。这样的杂散场可以来自于包括诸如计算机、 显示器等的电子装置的各种源, 并且可以具有足够的幅值从而在即使没有写场的情况下转 换一个或多个存储单元的逻辑状态。
         通常通过使用环氧树脂材料密封或在该器件周围转印模塑热塑性树脂来保护集 成电路器件不受外部环境的影响。 然而, 环氧树脂或塑料密封不能提供对于诸如 EMI 或 RFI 的辐射的有效屏蔽。
         一些传统的屏蔽系统使用导电金属壳来围绕要被屏蔽的电路。 其他系统使用磁性 箔使器件与磁场屏蔽。然而, 所有已知的解决方案都具有某些缺点。例如, 使用导电金属壳 增加了包装的整体尺寸, 并且需要额外的焊接工艺来将该壳附着至该器件, 而额外的焊接 工艺产生的热可能会损害该器件。 另一方面, 使用磁性箔导致严重的界面剥离问题, 特别是 当在覆层结构中使用双箔时更是如此。
         因此, 需要一种成本有效的部件级屏蔽处理, 其能够被用在具有任何半导体管芯 尺寸的各种电路装置中。 附图说明 参考附图描述本发明的优选实施例, 其中 :
         图 1A 至 1F 示出了根据本发明的一个实施例的在切单之前的在装配的不同阶段的 IC 器件的放大横截面视图 ;
         图 2D 至 2F 示出了根据本发明的另一实施例的 IC 器件的放大横截面视图 ;
         图 3 是示出了根据本发明的实施例的装配 IC 器件的方法的流程图 ;
         图 4A 至 4H 示出了根据本发明的又一实施例的在切单之前的在装配的不同阶段的 IC 器件的放大横截面视图 ;
         图 5F 至 5H 示出了根据本发明的另一实施例的 IC 器件的放大横截面视图 ;
         图 6 是示出了根据本发明的实施例的装配 IC 器件的另一方法的流程图 ;
         图 7A 至 7F 示出了根据本发明的另一实施例的切单之前的在装配的不同阶段的 IC 器件的放大横截面视图 ;
         图 8D 至 8F 示出了根据本发明的另一实施例的 IC 器件的放大横截面视图 ;
         图 9 是示出了根据本发明的实施例的装配 IC 器件的方法的流程图 ;
         图 10A 至 10F 示出了根据本发明的另一实施例的切单之前的装配的不同阶段的 IC 器件的放大横截面视图 ;
         图 11D 至 11F 示出了根据本发明的另一实施例的 IC 器件的放大横截面视图 ; 以及 图 12 是示出了根据本发明的又一实施例的装配 IC 器件的方法的流程图。具体实施方式
         根据本发明的一个方面, 提供了一种形成集成电路 (IC) 器件的方法, 包括以下步 骤: (i) 提供引线框或衬底板 ; (ii) 将半导体管芯连附至引线框或衬底板 ; (iii) 电耦合半 导体管芯至引线框或衬底板 ; (iv) 使用第一密封件密封半导体管芯 ; 以及 (v) 使用第二密 封件密封第一密封件, 其中所述第二密封件包括提供至少电磁屏蔽功能的材料。
         优选地, 第一密封件不提供磁屏蔽功能。第一密封件可以包括模塑化合物, 例如 Hitachi 9200 HF10M 化合物或 Sumitomo G700 化合物。 可以通过 MAP 模塑处理或可选地通 过包括用于每个模盖的单个腔的模具应用第一密封件。
         第二密封件可以包括用于为 IC 器件提供电屏蔽的导体材料和 / 或金属微粒。第 二密封件可以包括用于为 IC 器件提供磁屏蔽的非导磁微粒。可以通过 MAP 模塑处理或可 选地通过包括用于每个模盖的单个腔的模具应用第二密封件。此外, 第二密封件应该至少 覆盖第一密封件的顶表面和两个侧表面。 衬底可以包括印刷电路板 (PCB)。电耦合至引线框或衬底的步骤可以通过线接合 来实现。可选地, 电耦合至引线框或衬底的步骤可以通过倒装芯片处理来实现。
         根据本发明的另一方面, 提供了一种包括引线框或衬底板的集成电路 (IC) 器件 ; 半导体管芯连附并电耦合至引线框或衬底板 ; 第一密封件应用在半导体管芯上 ; 以及第二 密封件应用在第一密封件上。第二密封件覆盖第一密封件的顶表面和两个侧面。此外, 第 二密封件包括提供电磁屏蔽的材料。
         现在参考图 1A, 衬底或引线框板 10 代表切单之前的条带中的一个板或这样的板 的阵列 ( 未示出 )。板 10 可以包括双马来酰亚胺三嗪树脂 (BT) 衬底。BT 衬底适于球栅阵 列 (BGA) 产品。可选地, 板 10 可以包括金属衬底, 例如合金 42 或镀铜、 镀铝、 镀塑等。镀覆 的材料可以包括铜、 银或多层镀层, 例如镍 - 钯和金。板 10 可以被配置为符合标准 IC 封装 装配工具。
         如图 1A 中所示, 例如高导电性环氧材料的粘性浆料层 11 被应用至板 10 上的某一 位置, 其被称为标志或管芯连附盘。在从半导体晶片上被切下后, 如图 1B 中所示, 使用本领 域已知的拾取和放置工具将半导体管芯 12 放置在粘性浆料 11 的相应层上。粘性浆料 11 随后如本领域中已知的那样被固化。
         粘性浆料 11 固化之后, 如图 1C 中所示, 通过导线 13 将半导体管芯 12 电耦合至板 10 上的引线接头或衬底垫 ( 未示出 )。导线 13 由诸如铝或金的导电材料形成。在一个实 施例中, 导线 13 使用可商业获得的引线接合设备自动点焊至引线接头。
         在导线 13 接合至管芯 12 之后, 执行第一或主模塑密封处理, 以在管芯 12 和导线 13 上形成模盖或密封件 14, 如图 1D 中所示。主密封处理可以包括通过模塑设备 ( 例如转 印模塑装置 ) 执行的 MAP( 模塑阵列封装 ) 模塑处理。
         密封件 14 优选地包括不提供电磁屏蔽的合成材料。密封件 14 可以包括如下的材 料, 包括环氧树脂、 苯酚硬化剂、 二氧化硅、 催化剂、 色素和脱模剂。 在期望更高的导热性时, 代替硅石, 可以使用氧化硅作为填充剂。例如, 密封件 14 可以包括 Hitachi 9200 HF10M 化
         合物或 Sumitomo G700 化合物, 两者都是可商业获得的。
         在主模塑密封处理完成之后, 第二模塑密封处理被执行以在第一密封件 14 上形 成模盖或第二密封件 15, 如图 1E 中所示。第二密封件 15 包括提供至少电磁屏蔽功能的合 成材料。
         第二密封件 15 可以包括诸如导电 / 金属微粒的添加剂, 用于为该器件提供电磁屏 蔽。后者可以提供电屏蔽以阻挡电磁场。可选地或附加地, 第二密封件 15 可以包括非导磁 微粒, 例如钙钛矿或铁酸锌 (zinc ferrite)。后者可以通过将磁场吸收至微粒从而为被屏 蔽体积周围的磁场线提供路径, 由此实现磁屏蔽。
         可以通过如上所述的传统的模塑设备 ( 例如 MAP) 执行第二密封处理。在 BGA( 球 栅阵列 ) 类型器件的情况下, 在第二密封处理之后可以进行焊球连附处理, 如图 1F 中所示。 在焊球连附处理中, 焊球 16 连附到衬底的底表面, 然后, 焊球 16 使得该器件能够被连接到 印刷电路板 (PCB)。 连接处理可以在回流炉中执行或者通过使得焊球 16 熔化的红外线加热 器执行。
         第二密封处理之后, 使用锯切单或本领域已知的类似技术使各个器件被切单或与 模塑阵列组件分开。对于 BGA 类型的器件, 焊球 16 可以在切单处理之前或之后被连附。
         在一些实施例中, 可以如图 2D 至 2F 中所示地修改图 1D 至 1F 中示出的第一和第 二模塑密封处理。图 2D 中示出的处理类似于图 1D 中示出的处理, 不同之处在于, 第一密封 件 17 是通过传统模具产生的, 其使用了用于每个器件的单个腔。
         图 2E 中示出的处理还类似于图 1E 中示出的处理, 不同之处在于, 第二密封件 18 是通过 MAP 处理或包括用于器件的单个腔的模具产生的。此外, 第二密封件 18 覆盖第一密 封件 17 的顶表面和两个侧表面, 以及第二密封件的侧面接触板 10 的顶部。
         图 2F 示出了器件上的可选 BGA 连附处理, 对应于结合图 1F 描述的处理, 利用各个 腔模塑该器件的第一密封件。
         图 3 中示出了与图 1A 至 1F( 或图 1A 至 1C 和 2D 至 2F) 中示出的处理相关的流 程图。图 3 中的步骤 30 对应于参考图 1A 描述的浆料分配步骤。步骤 31 对应于参考图 1B 描述的管芯接合步骤, 以及步骤 32 对应于参考图 1C 描述的线接合步骤。步骤 33 对应于参 考图 1D( 或图 2D) 描述的第一或主模塑密封处理, 以及步骤 34 对应于参考图 1E( 或图 2E) 描述的第二模塑密封处理。步骤 35 对应于参考图 1F( 或图 2F) 描述的可选的 BGA 连附处 理, 以及步骤 36 对应于也是参考图 1F( 或图 2F) 描述的切单步骤。再一次地, 应该注意对 于 BGA 器件, 焊球可以在切单步骤之前或之后被连附。
         现在参考图 4A, 衬底或引线框板 40 表示切单之前的条带中的一个板或这样的板 的阵列 ( 未示出 )。板 40 在结构和组分上可以类似于上述板 10。
         如图 4A 中所示, 第一层粘性浆料 41 应用于板 40 上的管芯连附盘。电磁屏蔽箔层 42 以任何适当的形式和通过任何适当的方式被应用于该粘性浆料层 41。第二层粘性浆料 43 被应用于屏蔽箔 42, 如图 4C 所示。
         如图 4D 中所示, 使用如上所述的拾取和放置工具将半导体管芯 44 相应地放置在 第二层粘性浆料 43 上。粘性浆料固化之后, 如图 4E 中所示, 使用如上所述的可商业获得的 线接合设备, 通过导线 45 将每个半导体管芯 44 电耦合至板 40 上的引线接头 ( 未示出 )。
         在导线 45 接合到管芯 44 之后, 执行第一模塑密封处理以在管芯 44 和导线 45 上形成第一模盖或密封件 46, 如图 4F 中所示。第一密封件 46 在组分上类似于上述的第一密 封件 14 之处在于优选地不提供电磁屏蔽功能。
         在主模塑密封处理完成之后, 执行第二模塑密封处理以在第一密封件 46 上形成 第二模盖或密封件 47, 如图 4G 中所示。第二密封件 47 在组分上可以类似于上述的第二密 封件 15, 其优选地提供至少电磁屏蔽功能。
         在 BGA 产品的情况下, 在第二模塑密封处理之后可以进行焊球连附处理, 如图 4H 所示。
         在第二模塑密封处理之后, 通过将器件彼此切单而形成各个器件。
         在一些实施例中, 图 4F 至 4H 中示出的主模塑密封处理和第二模塑密封处理可以 如图 5F 至 5H 中所示地被更改。图 5F 中示出的处理类似于图 4F 中示出的处理, 不同之处 在于通过使用用于每个器件的单个腔利用传统模具产生第一密封件 48。
         图 5G 中示出的处理还类似于图 4G 中示出的处理, 不同之处在于通过 MAP 处理或 通过包括用于每个模盖的单个腔的模具来形成第二密封件 49。
         图 5H 示出了产品上的可选 BGA 连附处理, 与参考图 4H 描述的处理相对应的, 利用 单个腔来模塑该产品的第一密封件。 图 6 中示出了与图 4A 至 4H( 或图 4A 至 4E 和图 5F 至 5H) 中示出的处理相关的流 程图。图 6 中的步骤 60 对应于参考图 4A 描述的第一浆料的分配步骤。步骤 61 对应于参 考图 4B 描述的磁箔放置, 以及步骤 62 对应于参考图 4C 描述的第二浆料分配步骤。步骤 63 对应于参考图 4D 描述的管芯接合步骤, 步骤 64 对应于参考图 4E 描述的线接合步骤。步骤 65 对应于参考图 4F( 或图 5F) 描述的第一或主模塑密封处理, 步骤 66 对应于参考图 4G( 或 图 5G) 描述的第二模塑密封处理。步骤 67 对应于参考图 4H( 或图 5H) 描述的 BGA 连附处 理, 步骤 68 对应于也是参考图 4H( 或图 5H) 描述的切单步骤。
         现在参考图 7A, 衬底或引线框板 70 表示切单之前的条带中的一个板或这样的板 的阵列 ( 未示出 )。板 70 可以在结构和组分上类似于上述的板 10 和 40。
         如图 7A 中所示, 第一层粘性浆料 71 应用于板 70 上的管芯连附盘。使用如上所述 的拾取和放置工具, 将在其底层处具有磁性金属 73 的半导体管芯 72 放置在粘性浆料 71 的 相应层上。粘性浆料 71 固化之后, 如图 7C 中所示, 使用上述的可商业获得的线接合设备, 通过导线 74 将每个半导体管芯 72 电耦合到板 70 上的引线接头 ( 未示出 )。
         在导线 74 接合到管芯 72 之后, 如图 7D 中所示, 进行主模塑密封处理以在管芯 72 和导线 74 上形成第一模盖或密封件 75。 第一密封件 75 在组分上类似于上述的第一密封件 14 和 46 之处在于其优选地不提供电磁屏蔽功能。
         在完成主模塑密封处理之后, 如图 7E 中所示, 执行第二模塑密封处理以在第一密 封件 75 上形成第二模盖或密封件 76。第二密封件 76 在组分上类似于上述的第二密封件 15 或 47 之处在于其至少提供电磁屏蔽功能。
         在 BGA 产品的情况下, 如图 7F 中所示, 在第二模塑密封处理之后, 可以进行焊球连 附处理。
         在第二模塑密封处理 ( 以及在 BGA 产品的情况下的焊球连附处理 ) 之后, 各个器 件被切单或与模塑阵列组件分开。
         在一些实施例中, 如图 8D 至 8F 中所示, 可以改变图 7D 至 7F 中示出的主模塑密封
         处理和第二模塑密封处理。图 8D 中示出的处理类似于图 7D 中示出的处理, 不同之处在于 第一密封件 77 是通过用于每个模盖的单个腔形式的传统模具产生的。
         图 8E 中示出的处理还类似于图 7E 中的处理, 不同之处在于第二密封件 78 可以是 通过 MAP 处理或通过包括用于每个模盖的单个腔的模具产生的。
         图 8F 示出了产品上的可选 BGA 连附处理, 与参考图 7F 描述的处理相对应的, 利用 单个腔来模塑该产品的第一密封件。
         图 9 中示出了与图 7A 至 7F( 或图 7A 至 7C 和图 8D 至 8F) 中示出的处理相关的流 程图。图 9 中的步骤 90 对应于参考图 7A 描述的第一浆料分配步骤。步骤 91 对应于参考 图 7B 描述的管芯接合步骤, 以及步骤 92 对应于参考图 7C 描述的线接合步骤。步骤 93 对 应于参考图 7D( 或图 8D) 描述的第一或主模塑密封处理, 以及步骤 94 对应于参考图 7E( 或 图 8E) 描述的第二模塑密封处理。步骤 95 对应于参考图 7F( 或图 8F) 描述的 BGA 焊球连 附处理, 以及步骤 96 对应于也是参考图 7F( 或图 8F) 描述的切单步骤。
         参考图 10A, 衬底或引线框板 100 表示切单之前的条带中的一个板或这样的板的 阵列 ( 未示出 )。板 100 可以在组分上类似于上述的板 10 和 40。
         如图 10B 中所示, 在其有效表面上具有焊球 101 的半导体管芯 102 被放置为活性 表面向下在板 100 上。该组件被放置在回流炉中或暴露于红外加热, 这使得焊球熔化并焊 接至引线接头。 为了解决机械应力问题, 在管芯接合和焊球连附处理之后, 进行底部填充处理, 如 图 10C 中所示, 其中底部填充材料 103 被注入在管芯 102 和板 100 之间。底部填充材料 103 可以是现有技术中已知的环氧混合物。在底部填充处理之后对底部填充材料进行固化。
         在完成底部填充处理之后, 如图 10D 中所示, 执行主模塑密封处理以在管芯 102 上 形成第一模盖或密封件 104。第一密封件 104 可以在组分上类似于如上所述的第一密封件 14、 46 和 75, 类似之处在于其优选地不提供电磁屏蔽功能。
         在主模塑密封处理完成之后, 如图 10E 中所示, 执行第二模塑密封处理以在第一 密封件 104 上形成第二模盖或密封件 105。第二密封件 105 可以在组分上类似于上述的密 封件 15、 47 或 76, 类似之处在于其至少提供电磁屏蔽功能。
         在 BGA 产品的情况下, 在第二模塑密封处理之后, 可以进行焊球连附处理, 如图 10F 所示。
         在第二模塑密封处理之后, 各个器件被切单或与模制阵列组件分开。
         在一些实施例中, 图 10D 至 10F 中示出的主模塑密封处理和第二模塑密封处理可 以如图 11D 至 11F 中所示的被更改。图 11D 中示出的处理类似于图 10D 中示出的处理, 不 同之处在于通过用于每个模盖的单个腔的形式以传统模具产生第一密封件 106。
         图 11E 中示出的处理还类似于图 10E 中示出的处理, 不同之处在于第二密封件 107 可以是通过 MAP 处理或通过包括用于每个模盖的单个腔的模具产生的。
         图 11F 示出了产品上的可选 BGA 连附处理, 与参考图 10F 描述的处理相对应的, 利 用单个腔来模塑该产品的第一密封件。
         图 12 中示出了与图 10A 至 10F( 或图 10A 至 10C 和图 11D 至 11F) 中示出的处理相 关的流程图。图 12 中的步骤 120 对应于参考图 10A 描述的焊剂分配。步骤 121 对应于参 考图 10B 描述的倒装芯片接合以及回流步骤, 以及步骤 122 对应于参考图 10C 描述的底部
         填充和固化步骤。步骤 123 对应于参考图 10D( 或图 11D) 描述的第一或主模塑密封处理, 以及步骤 124 对应于参考图 10E( 或图 11E) 描述的第二模塑密封处理。步骤 125 对应于参 考图 10F( 或图 11F) 描述的 BGA 连附处理, 以及步骤 126 对应于也参考图 10F( 或图 11F) 描述的切单步骤。
         最后, 应该理解在不背离本发明的精神或范围的情况下, 各种替换、 修改和 / 或增 加可以被引入至上述部件的结构和布置中。

    关 键  词:
    装配 集成电路 器件 方法
      专利查询网所有文档均是用户自行上传分享,仅供网友学习交流,未经上传用户书面授权,请勿作他用。
    0条评论

    还可以输入200字符

    暂无评论,赶快抢占沙发吧。

    关于本文
    本文标题:装配集成电路器件的方法.pdf
    链接地址:https://www.zhuanlichaxun.net/p-1117107.html
    关于我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服 - 联系我们

    copyright@ 2017-2018 zhuanlichaxun.net网站版权所有
    经营许可证编号:粤ICP备2021068784号-1