DCDC变换器的低压同步振荡器.pdf

本发明披露的系统和方法，提供一种在使用RS触发器型电路结构的整个运行电压范围内输出非重叠的触发信号的振荡器电路。实施例使用RS触发器电路结构内部的输出驱动缓冲器，以提供振荡器反馈延迟。反馈控制电路可以被应用来确保任何一个驱动缓冲器的延迟不单单提供反馈延迟。实施例还采用输入延迟电路，以便在整个大范围的运行条件内保持一个相当恒定的重置和设置输入反馈延迟比率。

1.  一种系统，包括：
一个直接复位-置位(reset-set，RS)触发器电路，其具有交叉耦合信号路径，将所述RS触发器电路的电路元件连接，所述RS触发器电路至少具有一个输入和多个输出；
第一延迟电路，位于所述交叉耦合信号路径的第一路径里，所述第一延迟电路提供第一信号延迟；和
第二延迟电路，位于所述交叉耦合信号路径的第二路径里，所述第二延迟电路提供第二信号延迟，其中当所述输出被反馈回所述输入时，选择所述第一和第二信号延迟结合在一起，以在一个运行电压期望范围内提供所述RS触发器电路的自激振荡。

2.  根据权利要求1所述的系统，还包括：
一个可控开关电路，连接在所述多个输出和所述输入之间，在每个所述输出上提供受控的信号输出反馈给所述输入。

3.  根据权利要求2所述的系统，还包括：
一个控制器，与所述可控开关电路和所述输入连接，所述控制器可运行以监控在所述输入上的一个信号，并对应地控制所述可控开关电路。

4.  根据权利要求2所述的系统，还包括：
一个控制器，与所述可控开关电路连接，所述控制器可运行以控制所述开关电路，使得一个被反馈到所述输入的信号总是包括所述第一信号延迟和所述第二信号延迟。

5.  根据权利要求1所述的系统，还包括：
多个输入延迟电路，位于连接到所述至少一个输入的信号路径里，所述多个输入延迟电路各自提供一个输入延迟，其中选择所述输入延迟以在整个所述期望范围的运行电压内保持一个有关各自的恒定比率。

6.  根据权利要求5所述的系统，其中选择所述输入延迟，大于在所述期望范围的运行电压的所有电压上的第一信号延迟和第二信号延迟。

7.  根据权利要求1所述的系统，其中所述电路元件包括：
多个交叉耦合的NOR门。

8.  根据权利要求1所述的系统，其中所述电路元件包括：
多个交叉耦合的NAND门。

9.  根据权利要求1所述的系统，其中所述第一延迟电路和所述第二延迟电路各自包括一个缓冲器电路。

10.  根据权利要求9所述的系统，其中所述缓冲器电路各自包括一个运算放大器。

11.  一种系统，包括：
一个RS触发器电路，其具有交叉耦合信号路径，将所述的RS触发器电路的电路元件连接，所述RS触发器电路至少有一个输入和多个输出；
第一延迟电路，位于所述交叉耦合信号路径的第一路径上，所述第一延迟电路提供第一信号延迟；
第二延迟电路，位于所述交叉耦合信号路径的第二路径上，所述第二延迟电路提供第二信号延迟，其中所述第一和第二信号延迟在一个期望范围的运行电压内关于电压不同而各自发生变化；和
一个可控开关电路，连接在所述多个输出和所述输入之间，在每个所述输出上提供受控的信号输出反馈给所述输入。

12.  根据权利要求11所述的系统，还包括：
一个控制器，与所述可控开关电路和所述输入连接，所述控制器可运行以监控在所述输入上的一个信号，并对应地控制所述可控开关电路。

13.  根据权利要求11所述的系统，还包括：
一个控制器，与所述可控开关电路连接，所述控制器可运行以控制所述开关电路，使得一个反馈到所述输入的信号总是包括所述第一信号延迟和所述第二信号延迟。

14.  根据权利要求11所述的系统，其中选择所述第一和第二信号延迟，以在整个所述期望范围的运行电压内提供所述RS触发器电路的自激振荡。

15.  根据权利要求11所述的系统，还包括：
多个输入延迟电路，位于连接所述至少一个输入的信号路径上，所述多个输入延迟电路各自提供一个输入延迟，其中选择所述输入延迟以便在整个所述期望范围的运行电压内保持一个有关各自的恒定比率。

16.  根据权利要求15所述的系统，其中选择所述输入延迟，大于在所述期望范围的运行电压的所有电压上的第一信号延迟和第二信号延迟。

17.  一种方法，包括：
将第一输入延迟电路设置在RS触发器电路的第一交叉耦合信号路径上；
将第二输入延迟电路设置在所述RS触发器电路的第二交叉耦合信号路径上；
在所述RS触发器电路的第一和第二输出以及所述RS触发器电路的输入之间连接一个可控开关电路；和
控制所述可控开关电路以选择所述第一和第二输出中的一个特别输出以反馈到所述输入，使得反馈信号总是包括由所述第一延迟电路提供的一个延迟和由所述第二延迟电路提供的一个延迟。

18.  根据权利要求17所述的方法，还包括：
将第一输入延迟电路设置在所述RS触发器电路的第一输入信号路径上；
将第二输入延迟电路设置在所述RS触发器电路的第二输入信号路径上，其中所述第一输入延迟电路和所述第二输入延迟电路被选择以在整个期望运行电压范围内提供一个有关各自的恒定延迟比率。

19.  根据权利要求18所述的方法，其中所述第一输入延迟电路和所述第二输入延迟电路被设置在一个由连接到所述第一和第二输出以及所述输入的所述可控开关定义的反馈回路(feedback loop)内。

20.  根据权利要求17所述的方法，还包括：
根据转换所述可控开关电路，输出非重叠的触发信号。

21.  根据权利要求20所述的方法，还包括：
提供所述非重叠的触发信号到一个电压变换器电路。

DC-DC变换器的低压同步振荡器
技术领域
[0001]本发明通常涉及振荡器电路，特别涉及在DC-DC变换器应用里使用的振荡器电路。
发明背景
[0002]用于个人和商业用途的电子设备已经越发普遍。例如，许多人每天在其日常生活中使用个人计算机、计算器、娱乐系统和电话。这些电子设备大都是可携带的，因此包括一个独立电源，如一个电池或电池组的形式。
[0003]前述电源使用的电池提供一个直流电流(DC)源。商用电池通常有各种构造，具有预设容量和输出电压。大多时，使用的电池提供的DC输出电压，并不同于该电池供电给电子设备的一个或多个电路所要求的电压。例如，一些商用电池可以提供一个很高的输出电压，而一些商用电池可以提供一个很低的输出电压，没有商用电池提供一个正好是具体电子设备的电路所要求的输出电压。类似地，出于一些考虑例如尺寸大小(以方便携带)，电子设备可以使用一个小型外观尺寸(small form-factor)的电池，尽管这个特别的电池不提供此电子设备的电路要求的一个输出电压。在电池输出电压和电子设备电路电压要求之间的这种不匹配现象的进一步恶化，主要是源于这样的事实：即随着时间和/或使用，所有这种电池都趋向经历电压跌落(voltage sag)(下降的电压输出)。因此，尽管电池的输出电压初始能够满足电路电压要求，但电池的输出电压将不可能持续满足电子设备使用的电路电压。
[0004]所以，已经开发了各种电路以提供DC-DC电压转换，如提高商用电池的输出电压(如典型AA干电池的1.5伏特输出电压)到一个足以可靠运行普通晶体管逻辑电路的电压(如3.3伏特)。例如，DC-DC变换器可以使用一对开关(如晶体管)，以可控地转换由DC源提供的电流，用于将源电压转换到一个更高的电压。为了避免存在接地短路(即“短路”)，控制这些开关的触发信号应该是同步的，使得这两个开关不会同时打开(即导电)。因此，这种DC-DC电压转换电路通常已经采用一个振荡器电路，以提供触发信号用于产生期望的电压转换。参考B.Sahu，Gabriel A.和Rincon-Mora的“A Low Voltage，Dynamic，Non-inverting，SynchronousBuck-Boost Converter for Portable Applications”，IEEE Transactions on PowerElectronics，Vol.19，No.2，第443页，2004年3月，C.Y.Leung，P.K.T.Mok和K.N.Leung的“A 1-V Integrated Current-Mode Boost Converter inStandard 3.3/5-V CMOS Technologies”，Vol.40，No.11，第2265-2274页，2005年11月，美国专利号6,603,291，授权给Wheeler等，美国专利号6,396,250，授权给Bridge，和美国专利号7,006,364，授权给Jin等，在此这些参考文件通用引用结合到本文，例如对采用振荡器电路的DC-DC电压转换电路。
[0005]迄今，可用于DC-DC转换器里的振荡器并不太理想。例如，一些先前的振荡器构造采用一个固定延迟以提供非重叠的触发信号输出。在以上参考论文“A Low Voltage，Dynamic，Non-inverting，SynchronousBuck-Boost Converter for Portable Applications”和“A 1-V IntegratedCurrent-Mode Boost Converter in Standard 3.3/5-V CMOS Technologies”以及以上参考专利6,603,291里显示的振荡器，都采用这种固定延迟。但是，人们已经发现，这种延迟，尽管是在不可调控的含义上被固定，但事实上在运行环境里是不固定的。例如，延迟是受运行电压(如电源电压跌落)、运行温度等的变化影响的。例如，在一个期望的运行电压3.3伏特上，一个“固定的”延迟可以是10nsec，但可能在1伏特上上升到100nsec，在0.6伏特上上升到200nsec，因此，延迟成为支配因素，DC-DC变换器不再能够可靠地进行转换。使用混合电路(如模拟和数字电路)将使先前的问题更加恶化。随着在振荡器电路里提供的延迟发生变化，触发信号输出变成非同步的，导致触发信号输出重叠和DC-DC变换器失灵。
[0006]采用可编程延迟的振荡器已经被用来尝试解决上述问题。以上参考专利6,396,250中显示的振荡器采用这种可编程延迟。这些采用模拟和数字电路的振荡器通常非常复杂，占用相当大的物理空间，且不易实施。此外，如果可编程延迟发生错误(如用来预测所需延迟的模型不是精确的，通过集成电路过程变化有差别产生到电路，等等)，触发信号输出可能是不同步的，导致触发信号输出重叠和DC-DC变换器失灵。
[0007]为了解决上述问题，许多先前的振荡器构造采用一个或多个延迟调谐电路。在以上参考专利7,006,364里显示的振荡器采用这种延迟调谐电路。对应运行条件上的变化，如运行电压发生变化，尽管这种调谐电路在控制延迟时可能稍微有效，但使用这种电路并不是没有缺点的。例如，延迟调谐电路通常很复杂，并增加DC-DC变换器成本、复杂性和物理尺寸。延迟调谐电路的复杂性可能导致集成电路过程变化而产生不可运行的或不可预测的电路。此外，延迟调谐电路经常采用电压感应器，其在低压时(如8伏特)是无效的，因此不能被用来在大部分电池生命周期里提供可靠且准确的电压转换。特别是在升压或降升压DC-DC变换器电路开启时，这种在低压运行上的限制是特别有问题的，因为这种变换器提供高电压是不可能的。另外，尽管运行控制延迟以保持非重叠的触发信号输出，但这种延迟调谐电路经常不会保持触发电路输出的一个恒定工作周期，因此，DC-DC变换器电压输出不是恒定的。
发明概述
[0008]本发明涉及的系统和方法，在使用直接复位-置位(RS)触发器型电路结构的整个运行电压范围内提供一个振荡器电路输出非重叠触发信号。本发明的实施例使用RS触发器电路结构内部的输出驱动缓冲器来提供振荡器反馈延迟，从而提供一个自激振荡的电路结构。优选地，采用反馈控制电路以确保任何一个驱动缓冲器的延迟不单单提供反馈延迟。因此，实施例的控制电路提供反馈控制，使得被反馈的信号传播经过每个输出驱动缓冲器，从而振荡器电路在整个大范围的运行电压内持续提供非重叠的触发信号输出。本发明的实施例还采用输入延迟电路，以在整个前述大范围的运行电压内保持一个相对恒定的复位和置位输入反馈延迟比率。所以，本发明实施例的振荡器电路提供一种自激振荡电路，其提供的非重叠触发信号输出，在大范围的运行电压上具有一个相对恒定工作周期。
[0009]本发明的振荡器电路结构不需要编程延迟或复杂的延迟调谐电路，因此，可以避免与这种电路相关的缺点。相应地，本发明的振荡器电路在更低压上可靠地运行，如在CMOS应用里是6伏特，即使是在升压和降升压DC-DC变换器电路启动里也很方便使用。此外，采用本发明的振荡器电路，可以使用较少物理空间(如芯片面积(die area))和较少成本。
[0010]前述已经相当广泛地阐述了本发明的特征和技术优势，以便能够更好地理解本发明的详细描述。本发明的其它特征和优势将在以下描述，其构成了本发明的权利要求项目。本领域技术人员应该理解，披露的概念和具体实施例可以很容易地被使用作为基础用来修改或设计其它结构以完成本发明的相同目的。本领域技术人员也应该认识到，这种等同的构造并没有偏移所附权利要求内阐述的本发明的精神和范围。被认为是本发明特点的新颖性特征，其结构和运作方法，以及进一步的目的和优点，从以下的描述并结合附图将被更好地理解。但是，应该深刻地认识到，提供的每个特征都仅是为了描述和说明，而不是意在限制本发明的定义。
附图说明
[0011]为了更全面地理解本发明，现结合附图并参考以下描述，其中；
[0012]图1A显示依照本发明实施例使用的NOR型RS触发器电路；
[0013]图1B显示依照本发明实施例使用的NAND型RS触发器电路；
[0014]图2A和2B显示图1A和1B的触发器电路的时序图；
[0015]图3A显示图1A的NOR型RS触发器电路，其依照本发明实施例具有设置在交叉耦合信号路径里的反馈延迟电路；
[0016]图3B显示图1B的NAND型RS触发器电路，其依照本发明实施例具有设置在交叉耦合信号路径里的反馈延迟电路；
[0017]图4A和4B显示不同输入信号电平的图3A触发器电路实施例的反馈信号路径；
[0018]图5A显示一个依照本发明实施例具有反馈控制的RS触发器型振荡器；
[0019]图5B-5G显示延迟电路的各种实施例，其可以被用于图5A的振荡器电路内；
[0020]图6A显示图3A的NOR型RS触发器电路，其依照本发明实施例具有图5A的反馈控制；
[0021]图6B显示图3B的NAND型RS触发器电路，其依照本发明实施例具有图5A的反馈控制；
[0022]图7A和7B显示依照本发明实施例的图6A的反馈控制运作；
[0023]图8A、图8B、图8C和图8D显示在本发明实施例的NAND型RS触发器电路里信号延迟的产生和时序；和
[0024]图9显示依照典型实施例的工作周期对比反馈延迟的曲线图。
发明详述
[0025]在描述本发明时，应该认识到，为了能够提供可靠且准确的电压转换，在DC-DC电压变换器里使用的振荡器应该满足一些运行标准。具体而言，这种振荡器应该提供稳定的自激振荡，提供同步或非重叠的触发信号输出的振荡，以及振荡的工作周期应该是恒定的。先前已经被提议用于DC-DC变换器的各种振荡器电路，被发现其关于一个或多个前述运行标准不能提供令人满意的性能。此外，许多先前振荡器电路比较复杂、成本高昂、和/或占用相当大的物理空间(如要求不可想象数目的集成电路芯片空间)。
[0026]参考图1A、1B、2A和2B，可以观察到RS触发器电路结构可以被用来提供非重叠的触发信号输出。从图1A可以发现，NOR型RS触发器电路结构100A包括交叉耦合的NOR门101A和102A，以提供一个RS触发器电路。如图1B所示，NAND型RS触发器电路结构100B包括交叉耦合的NAND门101B和102B，以提供一个RS触发器电路。在每个前述的RS触发器电路结构里，输入R和S通过一个逆变器(inverter)(图1A里的逆变器103A和图1B里的逆变器103B)被耦合在一起，以至当信号在输入R上是高的时，信号在输入S上是低的。
[0027]如图2A所示，NOR型RS触发器电路结构100A在输出QB和Q上提供非重叠的高输出信号电平。从图2A的时序图可以看到，当输入D是低的时(即R是低的而S是高的)，输出QB是高的而Q是低的，而当输入D是高的时(即R是高的而S是低的)，输出QB是低的而Q是高的。有关电路的非重叠触发信号输出方面最引人兴趣的是这样的事实：即在输入D从低走高和从高走低的转换期间，输出QB和Q决不会同时是高的，如图2A的区域201A-203A所示。因此，在RS触发器电路结构100A的输出QB和Q上的高电平输出可以被利用作为一个非重叠的触发信号。
[0028]类似地，如图2B所示，NAND型RS触发器电路结构100B在输出QB和Q上提供非重叠的低输出信号电平。从图2B的时序图可以看到，当输入D是低的时(即R是低的而S是高的)，输出QB是高的而Q是低的，而当输入D是高的时(即R是高的而S是低的)，输出QB是低的而Q是高的。在输入D从低走高和从高走低的转换期间，输出QB和Q决不会同时是低的，如图2B的区域201B-203B所示。因此，在RS触发器电路结构100A的输出QB和Q上的低电平输出可以被利用作为一个非重叠的触发信号。
[0029]前述非重叠的触发信号输出特性由以上NOR型(图1A)和NAND型(图1B)实现的交叉耦合电路结构提供。尽管提供了良好的非重叠输出信号特征，但是前述的RS触发器构造不能运行以提供具有恒定工作周期的自激振荡，从而不适合使用作为一个DC-DC变换器的开启振荡器电路。
[0030]参考图3A和3B，显示了可以被制成自激振荡并持续提供非重叠触发信号输出的RS触发器电路结构。具体而言，图3A里所述实施例的NOR型RS触发器电路结构300A包括反馈延迟电路、pdriver 301A和ndriver 302A，在NOR门101A和102A的交叉耦合信号路径上。类似地，图3B里所述实施例的NAND型RS触发器电路构造300B包括反馈延迟电路、pdriver 301B和ndriver 302B，在NAND门101B和102B的交叉耦合信号路径上。实施例的pdriver 301A和301B以及ndriver 302A和302B是输出缓冲器，其可能包括一个运算放大器作为一个缓冲放大器，提供输出信号(QB和Q)的缓冲以及产生一个延迟(如在10-100nsec范围内)到信号路径里。单独由301A、301B(pdriver延迟＝t_PD)和302A、302B(ndriver延迟＝t_ND)引进信号路径里的延迟，或结合与其它信号路径有关的其它延迟(如以下描述的输入延迟电路)，可以提供足够的信号延迟，以提供RS触发器电路结构的自激振荡，这将在以下描述。
[0031]尽管以上描述的本发明实施例可以利用缓冲放大器作为反馈延迟电路，但本发明的其它实施例还可以利用各种其它电路，只要这种电路可以提供足够的延迟来提供在此所述的RS触发器电路结构的自激振荡。例如，关于任何pdriver 301A或301B或ndriver 302A或302B，本发明实施例可以使用电阻器和电容器电路、延迟线路、有源器件等。
[0032]为了提供一个自激振荡电路，NOR型RS触发器电路结构300A的输出(即QB或Q)，或类似地，NAND型RS触发器电路结构300B的输出，被反馈回输入(即D)。图4A和4B显示输出QB被反馈回输入D，用于NOR型RS触发器电路结构300A的自激振荡。信号将采用最短路经来完成电路。因此，如图4A里的虚线所示，当在D上的输入信号是高的时，反馈信号将包括由pdriver 301A产生的延迟，而不是由ndriver 302A产生的延迟。但是，如图4B里的虚线所示，当在D上的输入信号是低的时，反馈信号经包括由pdriver 301A和ndriver 302A产生的延迟。在NOR型RS触发器电路结构300A里，当输出Q被反馈回输入D时，以及在NAND型RS触发器电路结构300B里，当输出QB或输出Q被反馈回输入D时，可以获得类似的结果(当输入信号是高的和低的时，产生不同数量的延迟)。
[0033]当输入信号是高的和低的时产生的不同数量的延迟将不会阻止电路产生自激振荡，尽管如果单个延迟(如在图4A的电路结构里由pdriver 301A产生的延迟)足够用来提供振荡，但是对一个输出触发信号用来控制DC-DC变换器的振荡器电路而言，这种运作通常是不能令人满意的。即由延迟电路(如pdriver 301A、301B以及ndriver 302A、302B)产生的延迟将可能随着运行条件的不同而发生变化，如运行电压、温度、使用年限等。此外，由一对相应延迟电路(如pdriver 301A、ndriver 302A或pdriver 301B、ndriver 302B)提供的延迟上的变化不可能是相互类似相同的。因为由一个相应的延迟电路提供的延迟会开始起支配作用，如由于电源电压跌落，输出QB和Q变成不是同步的，因此，不能依赖电路来提供DC-DC转换所需要的非重叠触发信号。
[0034]本发明的实施例提供一个反馈控制电路以确保任何一个延迟电路的延迟不只提供反馈延迟。因此，实施例的控制电路提供反馈控制，使得被反馈的信号传播穿过每个输出驱动缓冲器，从而振荡器电路在整个大范围的运行电压内持续提供非重叠的触发信号输出。依照本发明的实施例每个这种驱动缓冲器的延迟运行抵消了每个这种缓冲驱动器在运行条件实施范围上的任何变化差异。即本发明的实施例对反馈延迟上的差异可以进行自校准，以提供非重叠的触发信号输出。因此，本发明实施例能够在运行条件范围内可靠且可预测地运行，而不需要复杂且成本高昂的编程延迟或复杂的延迟调谐电路。
[0035]参考图5A，显示了依照本发明实施例的RS触发器型振荡器电路500，用来输出非重叠的触发信号用于控制DC-DC变换器。RS触发器电路300可以包括任何合适的RS触发器型电路，如图3A的NOR型RS触发器电路结构300A或图3B的NAND型RS触发器电路结构300B。RS触发器型振荡器电路500包括开关电路501，最好包括固态开关(如晶体管)，尽管可以使用其它的开关装置(如物理开关触点)，在控制器502的控制下运行，控制器最好包括控制逻辑，如具体应用集成电路形式或通用处理器形式。一个优选实施例的开关电路501包括一个在控制器502控制下运行的多路复用器(MUX)。所述实施例的控制器502连接到输入D，以便检测输入信号状态(如高或低)，并控制开关电路501以连接输出QB和Q中的一个合适输出到输入D用于振荡反馈。即所述实施例的控制器502监控输入D以控制开关电路501，使得从输出(QB或Q)反馈到输入D用于振荡的信号包括由pdriver 301和ndriver 302产生的延迟。
[0036]应该理解，输出Q和开关电路501之间提供的逆变器503，提供一个反馈信号电平对应由输出QB提供的反馈信号电平。即输出QB和Q是相互反向的，因此使用QB输出和Q输出用于反馈振荡，一个或另一个反馈信号被反向。
[0037]参考图6A和6B，显示了有关图5A的RS触发器型振荡器电路的特别RS触发器电路实施例的细节。具体而言，图6A显示NOR型RS触发器振荡器电路结构600A，图6B显示NAND型RS触发器振荡器电路结构600B。开关电路501A和501B以及逆变器503A和503B对应图5A的开关电路501和逆变器503。尽管为了简化未在图中显示，优选地，NOR型RS触发器振荡器电路结构600A和NAND型RS触发器振荡器电路结构600B包括控制器电路，如图5A的控制器502，连接到开关电路501A和501B以提供如此所述的控制。
[0038]如在图6A里所看到的，优选地，NOR型RS触发器振荡器电路结构600A的开关电路501A被控制，使得当输入D是高的时在输出Q上反馈信号，而当输入D是低的时在输出QB上反馈信号。从以上图4A和4B的描述可以理解，当输入D是高的和低的时，这种反馈信号的控制导致pdriver 301A和ndriver 302A的延迟，被引入到反馈信号内。这在图7A和7B里以虚线进行表示。
[0039]优选地，NAND型RS触发器振荡器电路结构600B的开关电路501B被控制，使得当输入D是高的时在输出QB上反馈信号，而当输入D是低的时在输出Q上反馈信号，如图6B所示。再者，从图4A和4B的讨论可以理解，这种反馈信号的控制导致pdriver 301B和ndriver 302B的延迟，当输入D是高的和低的时其被引入到反馈信号内。
[0040]以上已经描述了一种振荡器电路结构，其是自激振荡并提供非重叠的触发信号输出。但是，由于在电路运行条件上由延迟电路(在以上实施例里是pdriver 301和ndriver 302)提供的延迟发生变化(如电压变化)，触发信号输出的工作周期可能发生变化。即在输出D上信号是高的时间周期与在输出QB上信号是高的时间将不会维持在一个恒定比率，因为由延迟电路产生的延迟不同。但是，在提供用于DC-DC转换的触发信号时，期望有恒定的或比较恒定的触发信号工作周期，以便提供一致且可预测的DC-DC转换电路输出电压。
[0041]因此，本发明的实施例采用输入延迟电路，以在整个运行条件范围内保持一个相对恒定的重置的和设定的输入反馈延迟比率。再次参照图5A，在RS触发器电路300的输入上有输入延迟电路504和505。输入延迟电路504和505最好用于提供延迟(t_DB和t_D)，其在整个运行条件范围内的所有运行条件上保持恒定的或相对恒定的比率。例如，输入延迟电路504和505可以采用电容器，它的运作不受运行电压影响，以在整个运行电压范围内提供输入延迟电路504和505之间延迟的恒定比率。图5B和5C显示延迟电路504和505的实施例，其中依照本发明实施例采用电阻器和电容器电路。依照以下等式，由图5B和5C的延迟电路504和505提供的延迟比率可以表示为：
tDBtD=RC(N×R)(M×C)---(1)]]>
要优先选择图5B和5C延迟电路504和505的特殊电路结构和组件，以在运行条件范围内的所有运行条件上提供前述的保持恒定或相对恒定的比率。
[0042]也可以使用除了在图5B和5C实施例里描述的那些电路结构和组件之外的其他电路结构和组件，依照本发明实施例可以被用来提供延迟。例如，图5D和5E显示使用有源器件的延迟电路504和505的实施例。图5F和5G显示使用延迟线路(在此使用一串延迟缓冲器)的延迟电路504和505的实施例。
[0043]依照优选实施例，输入延迟电路504和505提供延迟(延迟电路504延迟＝t_DB和延迟电路505延迟＝t_D)，其支配(dominate)由在运行条件范围内(如在整个运行电压范围内)的所有运行条件上的反馈延迟电路提供的延迟(t_PD和t_ND)。在此使用的“支配(dominate)”是指主要(dominating)延迟大于非主要(non-dominating)延迟一个足够大的数量来实施主要延迟控制。从所述实施例提供的延迟产生的工作周期或延迟比率(Duty cycle or delay ratio)可以表示为：
Duty cycle(delay ratio)=tD+(tPD+tND)tDB+tD+(tPD+tND)×2---(2)]]>
如果假设电源电压变化(如由于耗尽电池或电池寿命的电压跌落)长于振荡器频率，t_PD和t_ND将是类似的。所以，在等式(2)里的工作周期或延迟比率可以被简化为：
Duty cycle(delay ratio)≈tD+(tPD×2)tDB+tD+(tPD×4)---(3)]]>
[0044]从以上的等式，可以理解，当t_PD处于支配地位时，最小的工作周期是50％。随着t_PD变得无关轻重，工作周期将更多依赖于t_D和t_DB的比率。例如，假设目标工作周期是70％，目标频率是500KHz(2000ns)，t_D是1400ns，t_DB是600ns，和t_PD＝t_ND。通过在log标度改变t_PD延迟从0ns到1000000ns(1ms)，最小的工作周期维持为50％。这种关系如图9曲线图表示。
[0045]图8A-8D显示依照前文所述提供的恒定工作周期触发信号输出。具体而言，图8A显示了当输入D是高的时在RS型触发器振荡器电路结构600A里产生的延迟。图8B里所示的对应的典型时序图说明了输出触发信号QB和Q的工作周期保持恒定，如高输出时间801和802所示。图8C显示当输入D是低的时在RS型触发器振荡器电路结构600A里产生的延迟。图8D里所示的对应的典型时序图说明了输出触发信号QB和Q的工作周期保持恒定(应该理解t_PD和t_ND是无关紧要的)，如高输出时序803和804所示。
[0046]从以上的描述，应该理解，RS触发器型振荡器电路500的所述实施例运作提供一个自激振荡电路，其在一个大范围的运行电压内提供具有相对恒定工作周期的非重叠触发信号输出。相应地，本发明实施例的RS触发器型振荡器电路提供一个在DC-DC转换里使用的振荡器电路，以提供一致且可预测的电压转换。此外，如在此所述的RS触发器型振荡器电路可以在很低电压上可靠地运行，如在CMOS应用里的6伏特，即使用于升压和降升压DC-DC变换器电路开启。另外，本发明实施例的RS触发器型振荡器电路的实施，可以使用较少物理空间(如芯片面积)和较低成本。
[0047]尽管在此描述的本发明的实施例是参考使用DC-DC变换器里的振荡器电路，应该理解，本发明的RS触发器型振荡器电路可以用于许多不同的应用。例如，在此描述的振荡器电路可以用于各种计时电路(timing circuit)，如电荷泵(charge pump)、降升压变换器等。
[0048]尽管已经详细描述了本发明及其优点，应该理解，在不偏移如权利要求所定义的本发明的精神和范围内，可以做出各种变化、替换和更改。此外，本发明应用的范围并不限于在说明书里描述的过程、机器、制造、物质组成、方式、方法和步骤的特定实施例。从本发明的披露，本领域技术人员将容易利用实质上执行了与这里说明的相应实施例相同功能或实现了相同结果的现有的或以后将开发的过程、机器、制造、物质组成、方式、方法或步骤。因此，所附权利要求意在包括这些过程、机器、制造、物质组成、方式、方法或步骤。