延迟时间控制电路于电池保护器中减少延迟时间 【技术领域】
本发明是关于一延迟时间控制电路，特别是指一电池保护集成电路，该电池保护整合电路嵌入一延迟时间控制电路，因此，执行测试过程时，测试时间可以大幅地减少。
背景技术
为了保护一相当普遍但不幸地却是相对昂贵的锂离子/锂聚合物可再充电电池，保护锂电可再充电电池以对抗过充或过电流的发生，通常会嵌入电池保护器，或称电池保护IC，为防止误动作例如噪声等问题的去除，现有技术的电池保护器通常有一内部延迟电路。典型的过充延迟时间大约介于0.1秒至2.0秒间。
然而，于电池保护IC的测试阶段，为了求得过充条件(overcharge)的参数，许多次的测试是必要的，因此全部所花的时间就相当可观，因此，对大量的保护IC产品作测试是非常不利的；此外，一般现有技术，如图1所示，包括五内建接脚，VCC、VSS、Dout、COUT、Vm以及一额外的测试接脚DS以减少执行晶片阶段测试时的延迟时间(CP测试)，以找出过充条件，现有技术对于最后阶段测试时(FT测试，即封装后电池保护IC)，将测试接脚延伸出来是必要的。
【发明内容】
本发明的目的是揭示一延迟时间控制电路嵌入于该电池保护IC以减少执行CP或FT测试的延迟时间。
本发明的另一目的是减少测试时间。
根据本发明的技术，一控制接脚Cout被用以减少电池保护IC测试所需的延迟时间，无须外加测试接脚；电池保护IC具有一延迟时间控制电路，延迟时间控制电路包括一比较器以及一信号延迟选择器，比较器具有一负输入端、一正输入端以及一输出端，负输入端与VCC相连接，正输入端与该Cout接脚相连接，输出端与信号延迟选择器相连接。为了执行上述测试，需外加一电压源以触发延迟控制电路，延迟控制电路输出一短延迟时间，而非输出一正规的延迟时间；电流探针是用以检测流通过电流的变化，以检测电池保护IC的过充现象。
【附图说明】
图1，现有技术具有一外加DS接脚以减少延迟时间；
图2，本发明的比较器嵌入于电池保护IC的示意图；
图3，本发明的电池保护IC具有延迟时间控制电路连接一电压源，以触动延迟时间控制电路；
图4，本发明的实施例数个关键点频率变化图。
附图标号：
VCC、VSS、Dout、COUT、Vm接脚
DS测试接脚
CP晶片测试
FT最终测试
D0二极管
10保护IC
20比较器
30信号延迟选择器
40延迟时间电路
50过充检测电路
M0、M1、M2、M3、M4、M5、M6、M7晶体管
G0控制信号
V、VSD电压
Id汲极电流
μ电荷迁移率
COX单位面积包含闸极氧化层的电容
L2、L3通道长度
W2、W3通道宽度
Iprob0电流计
R1电阻器
V0、V1电压源
FET-2N型晶体管
【具体实施方式】
关于本发明的技术，可以通过以下发明详述及附图，得到进一步的了解。
在说明本发明的技术前，先就电池保护IC的五内建接脚，VCC、VSS、Dout、COUT、Vm做一说明：VCC为电源端及电压检测端，VSS为接地端、COUT为外接控制过充(overcharge)晶体管的控制端、Dout为外接控制过放(overdischarge)晶体管的控制端，Vm为电流检测端。
如上述现有技术所述，为了取得重要的参数，正规测试存在以下的问题：(1)对于晶片测试(CP测试)而言，一贴附于保护IC之外加测试接脚DS是必要的，而对于最终测试(FT测试)而言，一封装接脚DS是必要的；(2)每次测试约需1.2秒；但完成测试对于电池保护IC而言，必须执行许多次测试，而测试大量的保护IC时耗费的时间就更可观了。本发明揭示具有电池保护IC于执行CP或FT测试时，可以大量地减少测试时间的电路设计，更重要的是，只需以原控制输出的接脚Cout作为测试接脚，而无需任何其他测试接脚或是额外的封装接脚。
Cout可以用来作测试的原理，是建立于下述的基础：Cout的工作电压范围是从VCC(保护IC的电源电压)至(VCC-(Vcharger)max)，其中(Vcharger)＝VBP+-VBp-。使用时不可能发生Vcout＞VCC，因此电压VCC+ΔV施加于Cout接脚可被应用于初使化延迟时间减少电路。
本发明的电池保护IC具有一延迟时间控制电路嵌入于保护IC电路，为了执行测试，该电池保护IC只需要一外加电压源、一电流计(探针)或是一电压计与其作连接，本发明的电池保护IC的一般功能与现有技术相同，并不会受到延迟时间控制电路影响。
本发明的较佳实施例中，延迟时间控制电路包括一信号延迟选择器30以及一比较器20，请参照图3，比较器20可以为任何形式，一实施例如图2所示，一非对称比较器20包括多个晶体管M1至M7，该电路中，位于接脚Cout与VCC之间的二极管D0是一寄生二极管，晶体管M0是一控制晶体管，其受一控制信号G0控制。
当电池充电时，信号G0开启该晶体管M0以使COUT＝VCC的电压，直到电池呈过充现象，之后信号G0关闭晶体管M0。在不对称比较器中，晶体管M2以及M3组成一非对称差分对以控制一电压ΔV。以下公式可用以计算ΔV值：
ΔV=2IdμCox(L2W2-L3W3).]]>
其中，Id是汲极电流，(μ是电荷迁移率，Cox是每单位面积包含闸极氧化层的电容，L2、W2分别是晶体管M2的通道长度以及宽度，L3、W3分别是晶体管M3的通道长度以及宽度。
当接脚Cout用于执行测试时，内建延迟时间控制电路受到该电压ΔV触动，此时延迟时间需减少至约5-10ms。
在一较佳实施例中，如图3所示，用以提供FT或CP测试的设备包括一保护IC10、一电压源V1以提供ΔV、一电压源V0、一电阻器R1以及一电流计Iprob0。因为电流计或电压计仅用以监控电阻器R1或Cout接脚或电阻器R1二端的电压降，因此电流计是一选择性组件，可以一电压计作为取代。
请参照图3，电压源V0、电压源V1、电阻器R1皆连续与Cout接脚相连接，此外，电池电压源V0具有一正电极以及一负电极，且连接于VSS接脚与VCC接脚之间；保护IC10包括一延迟时间电路40、一控制晶体管M0、一寄生二极管D0以及一过充检测电路50，延迟时间电路40包含一比较器20以及一延迟时间信号选择器30。
比较器20具有一负输入端、一正输入端以及一输出端，负输入端与VCC相连接，正输入端与Cout接脚相连接，输出端与信号延迟选择器30相连接。信号延迟选择器30的输出连接于一延迟时间电路40，延迟时间电路40允许过充检测电路50输出一控制信号G0至控制晶体管M0。
具有减少测试时间花费的CP或FT测试步骤如下：
电压源V1是用以调整一电压，以触发延迟时间控制电路，该电压介于0.1V至0.6V间；电压V1应低于0.6V以避免开启寄生二极管D0，但至少须高于0.1V，因为电压V1太小可能会有噪声而造成执行错误。
在正规应用电路中，电压源V1等于0，此时，接脚Cout具有一电压Vcout，Vcout＝VCC-Vsd，其中，Vsd是晶体管M0源极至汲极端的电压，因此，该Vcout电压总是低于VCC；比较器20输出一负电源电压至信号延迟选择器30，以选择一正规延迟时间信号。
请同时参照图4，在一开始，电池电压源V0低于过充。接下来，电池电压源V0由低电位改变一临界条件，如：过充Vovercharge，接脚Cout电位Vcout＝(V0+V1-I1*R1)，比较器20输出一正电源电压至信号延迟选择器30，以选择一短延迟时间信号，而短延迟时间信号经由延迟时间控制电路40至过充检测电路50以输出一信号G0关闭晶体管M0。
因为比较器20具有一非常高的输出组抗(理想比较器)，而因此当晶体管M0关闭时，电流IPROB0将下降为零，因此，我们知道于每次短时间的测试中，电池电压V0可达到一过充条件。接脚Cout在电池保护IC正常使用时，要不是于进行充电时开启N型晶体管FET-2，就是于过充时关闭N型晶体管FET-2，外接设备例如电压源V1、电流计IPRB0(或电压计)、电阻器R1是没有地，本发明的延迟时间控制电路将不会影响电池保护IC的正规运作，为了达到该目的，电压ΔV必须低于二极管D0之内建电压(ΔV＜0.6V)，在此情况下，延迟时间是一常规值或约等于1.2秒。
在一般使用的情况下，比较器20以及在保护IC10里的信号延迟选择器30将不会影响延迟时间电路40，因为比较器20输出一负电源电压，用以选择一如同现有电池保护IC的正规延迟时间。本发明也适用于FET-1，FET-2是PMOS的场合，利用PMOS重新设计该具有延迟时间控制电路的保护IC的结构，在该情况下，Cout接脚具有一负控制电压ΔV。
本发明的优点如下：
1.对于电池保护IC而言，可直接执行CP或FT测试，无须任何外接接脚或内部测试接脚。
上述CP或FT测试可大幅减少运行时间。
比较器不需要是顶级的，因为电压ΔV的范围介于0.1V至0.6V之间；当保护IC具有延迟时间控制电路，则外加电压源V1可调整而选择适当的电压ΔV。
本发明虽以较佳实例阐明如上，然其并非用以限定本发明的精神与发明实体仅止于上述实施例尔。是以，在不脱离本发明的精神与范围内所作的修改，均应包括在权利要求范围内。