二次电池保护用半导体装置,电池组件及电子设备.pdf

本发明涉及二次电池保护用半导体装置，使用其的电池组件及电子设备。在二次电池保护用半导体装置中，设有低电压充电禁止电路，二次电池的电压下降到所设定电压以下场合，使得充电控制用晶体管截止，禁止充电。低电压充电禁止电路设有：第一倒相电路(21)，充电动作模式时，输入高电平，负电源端子与二次电池的正电源端子连接；第二倒相电路(22)，第一倒相电路的输出输入该第二倒相电路，负电源端子与充电器的正电源端子连接。能通过熔断器(F1，F2)的微调，变更第一倒相电路(21)的输入阈值电压。提供能精细地设定低电压检测电平、也能进一步降低检测电平、能与多种检测电平对应的二次电池保护用半导体装置。

1.  一种二次电池保护用半导体装置，检测二次电池过充电、过放电、充电过流、放电过流、短路电流、过热状态中任一种，在所述二次电池的负电源端子和负载一端或充电器的负电源端子之间，串联连接放电控制用晶体管和充电控制用晶体管，控制所述放电控制用晶体管和充电控制用晶体管导通/截止，保护所述二次电池，其特征在于：
所述二次电池保护用半导体装置设有低电压充电禁止电路，二次电池的电压下降到所设定电压以下场合，使得所述充电控制用晶体管截止，禁止充电；
能通过微调电路变更该低电压充电禁止电路检测到的所述所设定的电压。

2.  如权利要求1所述的二次电池保护用半导体装置，其特征在于：
上述低电压充电禁止电路设有：
第一倒相电路，充电动作模式时，输入高电平，电源端子与上述二次电池的电源端子连接；以及
第二倒相电路，所述第一倒相电路的输出输入该第二倒相电路，电源端子与上述充电器的电源端子连接；
能通过所述微调变更所述第一倒相电路的输入阈值电压；
所述二次电池的电压下降到上述所设定电压以下场合，根据所述第二倒相电路的输出，使得所述充电控制用晶体管截止。

3.  如权利要求2所述的二次电池保护用半导体装置，其特征在于：
所述第一倒相电路设有使得栅极和漏极共连接的第一PMOS晶体管和第一NMOS晶体管；
所述第一PMOS晶体管的源极与所述二次电池的正电源端子连接；
在所述第一NMOS晶体管的源极与所述二次电池的负电源端子之间，串联连接二极连接的至少一个NMOS晶体管；
在所述二极连接的各NMOS晶体管的源极-漏极之间连接微调熔断器；
将上述第一PMOS晶体管和上述第一NMOS晶体管的共连接的栅极作为所述第一倒相电路的输入端；
将上述第一PMOS晶体管和上述第一NMOS晶体管的共连接的漏极作为所述第一倒相电路的输出端。

4.  如权利要求1所述的二次电池保护用半导体装置，其特征在于：
上述低电压充电禁止电路设有：
第一倒相电路，充电动作模式时，输入高电平，电源端子与上述二次电池的电源端子连接；以及
第二倒相电路，所述第一倒相电路的输出输入该第二倒相电路，电源端子与上述充电器的电源端子连接；
能通过所述微调变更所述第二倒相电路的输入阈值电压；
所述二次电池的电压下降到上述所设定电压以下场合，根据所述第二倒相电路的输出，使得所述充电控制用晶体管截止。

5.  如权利要求4所述的二次电池保护用半导体装置，其特征在于：
使得上述第二倒相电路的输入阈值电压通过进行上述微调变高。

6.  如权利要求5所述的二次电池保护用半导体装置，其特征在于：
上述第二倒相电路设有：
第二PMOS晶体管，栅极与上述第一倒相电路的输出端连接，源极与上述充电器的正电源端子连接；以及
耗尽型NMOS晶体管，栅极与上述充电器的负电源端子连接；
使得所述第二PMOS晶体管的漏极和所述耗尽型NMOS晶体管的漏极共连接同时，作为所述第二倒相电路的输出端；
在所述耗尽型NMOS晶体管的源极和所述充电器的负电源端子之间，串联连接至少一个电阻；
在上述各电阻上并联连接微调熔断器。

7.  如权利要求5所述的二次电池保护用半导体装置，其特征在于：
上述第二倒相电路设有：
第二PMOS晶体管，栅极与上述第一倒相电路的输出端连接，源极与上述充电器的正电源端子连接；以及
耗尽型NMOS晶体管，栅极、源极及背栅极与上述充电器的负电源端子连接；
在上述第二PMOS晶体管的漏极和所述耗尽型NMOS晶体管的漏极之间，串联连接栅极与源极连接、背栅极与所述充电器的负电源端子连接的至少一个耗尽型NMOS晶体管；
在上述串联连接的各耗尽型NMOS晶体管的源极-漏极之间，连接微调熔断器。

8.  如权利要求5所述的二次电池保护用半导体装置，其特征在于：
上述第二倒相电路设有：
第二PMOS晶体管，栅极与上述第一倒相电路的输出端连接，源极与上述充电器的正电源端子连接；以及
耗尽型NMOS晶体管，栅极、源极及背栅极与上述充电器的负电源端子连接；
在上述第二PMOS晶体管的漏极和所述耗尽型NMOS晶体管的漏极之间，串联连接栅极与所述充电器的负电源端子连接、背栅极与自身源极连接的至少一个耗尽型NMOS晶体管；
在上述串联连接的各耗尽型NMOS晶体管的源极-漏极之间，连接微调熔断器。

9.  如权利要求5所述的二次电池保护用半导体装置，其特征在于：
上述第二倒相电路设有：
第二PMOS晶体管，栅极与上述第一倒相电路的输出端连接，源极与上述充电器的正电源端子连接；以及
耗尽型NMOS晶体管，栅极、源极及背栅极与上述充电器的负电源端子连接；
在上述第二PMOS晶体管的漏极和所述耗尽型NMOS晶体管的漏极之间，串联连接栅极及背栅极与所述充电器的负电源端子连接的至少一个耗尽型NMOS晶体管；
在上述串联连接的各耗尽型NMOS晶体管的源极-漏极之间，连接微调熔断器。

10.  如权利要求4所述的二次电池保护用半导体装置，其特征在于：
使得上述第二倒相电路的输入阈值电压通过实行上述微调变低。

11.  如权利要求10所述的二次电池保护用半导体装置，其特征在于：
上述第二倒相电路设有：
第二PMOS晶体管，栅极与上述第一倒相电路的输出端连接；以及
耗尽型NMOS晶体管，栅极及源极与上述充电器的负电源端子连接；
在上述第二PMOS晶体管的源极和所述充电器的正电源端子之间，串联连接二极连接的至少一个PMOS晶体管；
在上述二极连接的各PMOS晶体管的源极-漏极之间，连接微调熔断器；
使得所述第二PMOS晶体管的漏极和所述耗尽型NMOS晶体管的漏极共连接同时，作为所述第二倒相电路的输出端。

12.  如权利要求4所述的二次电池保护用半导体装置，其特征在于：
上述第二倒相电路设有栅极与上述第一倒相电路的输出端连接的第二PMOS晶体管；
在上述第二PMOS晶体管的源极和所述充电器的正电源端子之间，设有二极连接的至少一个PMOS晶体管串联连接的电路，以及连接在该二极连接的各PMOS晶体管的源极-漏极之间的微调熔断器；
在所述第二PMOS晶体管的源极和所述充电器的负电源端子之间，设有权利要求6-9中任一个记载的、设在所述第二PMOS晶体管的源极和所述充电器的负电源端子之间的电路。

13.  如权利要求1所述的二次电池保护用半导体装置，其特征在于：
上述低电压充电禁止电路设有：
第一倒相电路，充电动作模式时，输入高电平，电源端子与上述二次电池的电源端子连接；以及
第二倒相电路，所述第一倒相电路的输出输入该第二倒相电路，电源端子与上述充电器的电源端子连接；
能通过所述微调变更所述第一倒相电路及第二倒相电路两者的输入阈值电压；
所述二次电池的电压下降到上述所设定电压以下场合，根据所述第二倒相电路的输出，使得所述充电控制用晶体管截止。

14.  如权利要求13所述的二次电池保护用半导体装置，其特征在于：
使用权利要求2或3中记载的第一倒相电路，作为所述第一倒相电路；
使用权利要求4-12中任一个记载的第二倒相电路，作为所述第二倒相电路。

15.  一种电池组件，其特征在于：
使用权利要求1-14中任一个记载的二次电池保护用半导体装置。

16.  一种电子设备，其特征在于：
使用权利要求15中记载的电池组件。

二次电池保护用半导体装置，电池组件及电子设备
技术领域
本发明涉及二次电池保护用半导体装置，使用该二次电池保护用半导体装置的电池组件(battery pack)，以及使用该电池组件的电子设备。更具体地说，锂离子电池等二次电池内藏在用于携带电子设备等的电池组件内，所述二次电池保护用半导体装置用于保护该二次电池，使其避免异常状态。
背景技术
在携带电子设备中，广泛使用处理简便的电池组件。电池组件将一个或多个二次电池收纳在一个封装内。作为二次电池，可以使用锂离子电池，锂聚合体电池，镍氢电池等高容量电池。高容量电池内部保持的能量非常大，因此，当发生过充电，过放电，过流时，会发热，有时会引起点火。
因此，为保护二次电池使其避免过充电，过放电，充电过流，放电过流，短路电流及异常过热等的充放电保护电路收纳在电池组件内，需要上述保护场合，断开二次电池和充电器或负载装置的连接，防止发热，点火，同时，防止二次电池劣化。
图9是使得充电器或负载30与内藏保护用半导体装置20的电池组件10连接场合的电路图。二次电池Bat的正电源端子与电池组件10的正电源端子P及保护用半导体装置20的正电源端子Vdd连接。
二次电池Bat的负电源端子与保护用半导体装置20的负电源端子Vss连接，同时，与放电控制用NMOS晶体管11一端连接。放电控制用NMOS晶体管M11的另一端与充电控制用NMOS晶体管M12一端连接，充电控制用NMOS晶体管M12的另一端与电池组件10的负电源端子M及保护用半导体装置20的充电器负电源端子V-连接。
另外，放电控制用NMOS晶体管M11的栅极与保护用半导体装置20的放电控制端子Dout连接，充电控制用NMOS晶体管M12的栅极与保护用半导体装置20的充电控制端子Cout连接。
二极管D11与放电控制用NMOS晶体管M11并联连接，二极管D12与充电控制用NMOS晶体管M12并联连接，所述二极管D11及D12是使得NMOS晶体管M11和M12形成半导体装置时生成的寄生二极管。充电器或负载30与电池组件10的正电源端子P和负电源端子M连接。
保护用半导体装置20如图10所示，设有检测过充电的过充电检测电路202，检测过放电的过放电检测电路203，检测过流的过流检测电路204，检测短路的短路检测电路205，检测过热的过热检测电路206，检测温度的温度传感器207，以及控制电路201。
上述各检测电路202-206，若检测到需要保护动作的电平异常，则分别输出检测信号，控制电路201根据所述检测信号向放电控制端子Dout或充电控制端子Cout输出信号，截断设在二次电池Bat和充电器或负载30之间的放电控制用NMOS晶体管M11或充电控制用NMOS晶体管M12，断开二次电池Bat和充电器或负载30之间的连接，保护二次电池Bat。
下面，考虑内藏这样构成的保护用半导体装置20的电池组件10的二次电池Bat的电压下降到过放电电压以下的极端低的电压状态时连接充电器30场合。
由于二次电池Bat的电压为过放电电压以下，放电控制用NMOS晶体管M11截断。若连接充电器30，则充电控制用NMOS晶体管M12导通，从充电器30通过放电控制用NMOS晶体管M11的寄生二极管D11及充电控制用NMOS晶体管M12，进行二次电池Bat的充电。
但是，二次电池Bat的电压下降到过放电电压以下的极端低的电压场合，电池本身成为异常的可能性大，例如，在电池内部发生短路等。若对这种异常电池进行充电，则会引起电池发热或损伤，最坏场合，会引起发火，非常危险。
这样，二次电池Bat的电压极端下降场合，不进行充电，这种技术为人们所公知。图11是记载在本申请人的日本专利第3710920号公报(专利文献1)的图7中的低电压充电禁止电路。
该电路由第一倒相电路(inverter circuit)210，第二倒相电路220，第三倒相电路230及第四倒相电路240构成。所述第一倒相电路210由PMOS晶体管Q1及NMOS晶体管Q2构成，所述第二倒相电路220由PMOS晶体管Q3及耗尽型NMOS晶体管Q4构成，所述第三倒相电路230由PMOS晶体管Q5及NMOS晶体管Q6构成，所述第四倒相电路240由PMOS晶体管Q7及NMOS晶体管Q8构成。
所述第一倒相电路210为CMOS结构，倒相电路的电源与正电源端子Vdd及负电源端子Vss连接。进行充电控制场合，向输入Cin输入高电平。输出与作为第二倒相电路220输入的PMOS晶体管Q3的栅极连接。
PMOS晶体管Q3的源极与正电源端子Vdd连接，漏极与耗尽型NMOS晶体管Q4的漏极连接。耗尽型NMOS晶体管Q4的栅极和源极连接，并与充电器负电源端子V-连接。耗尽型NMOS晶体管Q4的栅极与源极连接，因此，成为0V偏压，成为PMOS晶体管Q3的恒流负载。
第二倒相电路220的输出从PMOS晶体管Q3的源极和耗尽型NMOS晶体管Q4的源极的连接节点取出，与第三倒相电路230的输入连接。所述第三倒相电路230为CMOS结构，倒相电路的电源与正电源端子Vdd及充电器负电源端子V-连接。第三倒相电路230的输出与第四倒相电路240的输入连接。第四倒相电路240也为CMOS结构，倒相电路的电源与正电源端子Vdd及充电器负电源端子V-连接。第四倒相电路240的输出与充电控制端子Cout连接。
二次电池Bat的电压为NMOS晶体管Q2的阈值电压以上，且PMOS晶体管Q3的阈值电压以上场合，若第一倒相电路210的输入端子Cin成为高电平，则NMOS晶体管Q2导通，因此，第一倒相电路210的输出成为低电平。
于是，第二倒相电路220的PMOS晶体管Q3导通，因此，第二倒相电路220输出高电平。该信号在第三倒相电路230，第四倒相电路240二次被反相，因此，充电控制端子Cout输出高电平。该信号施加到充电控制用NMOS晶体管M12的栅极，因此，充电控制用NMOS晶体管M12导通，从充电器30向二次电池Bat供给充电电流。
若二次电池Bat的电压成为NMOS晶体管Q2的阈值电压以下，则即使端子Cin成为高电平，NMOS晶体管Q2也不能导通，因此，第一倒相电路210的输出成为高阻抗，不能使得第二倒相电路220的PMOS晶体管Q3导通。因此，第二倒相电路220的输出成为低电平，充电控制端子Cout也成为低电平，因此，充电控制用NMOS晶体管M12成为截止，从充电器30向二次电池Bat供给的充电电流被断开。
二次电池Bat的电压成为PMOS晶体管Q3的阈值电压以下场合也同样，第一倒相电路210的输出即使成为低电平，PMOS晶体管Q3的栅极电压也不能下降到阈值电压以下，因此，PMOS晶体管Q3成为截止，第二倒相电路220的输出成为低电平。
如上所述，二次电池Bat的电压成为NMOS晶体管Q2的阈值电压以下或PMOS晶体管Q3的阈值电压以下场合，充电控制端子Cout成为低电平，充电控制用NMOS晶体管M12截止，禁止充电。
图12是记载在专利文献1的图8中的低电压充电禁止电路。该电路是在图11所示的第一倒相电路210的NMOS晶体管Q2的源极和负电源端子Vss之间追加NMOS晶体管Q9构成，所述NMOS晶体管Q9连接漏极及栅极，即所谓二极连接。
在该电路中，若第一倒相电路210的输入端Cin的电压没有达到NMOS晶体管Q2和Q9的阈值电压的和以上，则NMOS晶体管Q2和Q9不导通。另外，即使NMOS晶体管Q2和Q9导通，第一倒相电路210的输出为低电平场合，由于该电平与负电源端子Vss电压相比，仅仅高NMOS晶体管Q9的阈值电压，因此，二次电池Bat的电压若没有达到NMOS晶体管Q9的阈值电压和PMOS晶体管Q3的阈值电压的和以上，则PMOS晶体管Q3也不导通。
即，二次电池Bat的电压若成为NMOS晶体管Q2和Q9的阈值电压的和以下，或NMOS晶体管Q9的阈值电压和PMOS晶体管Q3的阈值电压的和以下，则充电控制端子Cout成为低电平，使得充电控制用NMOS晶体管M12截止，从充电器30向二次电池Bat供给的充电电流被断开。
即，通过追加二极连接的NMOS晶体管Q9，能提高低电压充电禁止电路的检测电平。
专利文献1：日本专利第3710920号公报
但是，在专利文献1的方法中，存在只能以NMOS晶体管的阈值电压单位变更低电压检测电平的问题。还存在只能朝提高检测电压的方向进行变更的问题。
再有，低电压检测电平变更必须对各半导体装置实行，随着半导体装置种类增加，也成为问题。
发明内容
本发明就是为解决上述先有技术所存在的问题而提出来的，本发明的目的在于，提供能精细地设定低电压检测电平、也能进一步降低检测电平、且能以同一半导体装置与多种检测电平对应的二次电池保护用半导体装置，使用该二次电池保护用半导体装置的电池组件，以及使用该电池组件的电子设备。
为了实现上述目的，本发明提出以下方案：
(1)一种二次电池保护用半导体装置(与图1-图8对应)，检测二次电池过充电、过放电、充电过流、放电过流、短路电流、过热状态中任一种，在所述二次电池的负电源端子和负载一端或充电器的负电源端子之间，串联连接放电控制用晶体管和充电控制用晶体管，控制所述放电控制用晶体管和充电控制用晶体管导通/截止，保护所述二次电池，其特征在于：
所述二次电池保护用半导体装置设有低电压充电禁止电路，二次电池的电压下降到所设定电压以下场合，使得所述充电控制用晶体管截止，禁止充电；
能通过微调电路变更该低电压充电禁止电路检测到的所述所设定的电压。
因此，能以同一半导体装置与多种检测电平对应，同时，能提高检测电平的设定精度。
(2)本技术方案与图1对应，在上述(1)所述的二次电池保护用半导体装置中，其特征在于：
上述低电压充电禁止电路设有：
第一倒相电路，充电动作模式时，输入高电平，电源端子与上述二次电池的电源端子连接；以及
第二倒相电路，所述第一倒相电路的输出输入该第二倒相电路，电源端子与上述充电器的电源端子连接；
能通过所述微调变更所述第一倒相电路的输入阈值电压；
所述二次电池的电压下降到上述所设定电压以下场合，根据所述第二倒相电路的输出，使得所述充电控制用晶体管截止。
因此，能以同一半导体装置与多种检测电平对应。
(3)本技术方案与图1对应，在上述(2)所述的二次电池保护用半导体装置中，其特征在于：
所述第一倒相电路设有使得栅极和漏极共连接的第一PMOS晶体管和第一NMOS晶体管；
所述第一PMOS晶体管的源极与所述二次电池的正电源端子连接；
在所述第一NMOS晶体管的源极与所述二次电池的负电源端子之间，串联连接二极连接的至少一个NMOS晶体管；
在所述二极连接的各NMOS晶体管的源极-漏极之间连接微调熔断器；
将上述第一PMOS晶体管和上述第一NMOS晶体管的共连接的栅极作为所述第一倒相电路的输入端；
将上述第一PMOS晶体管和上述第一NMOS晶体管的共连接的漏极作为所述第一倒相电路的输出端。
因此，所述第一倒相电路的输入阈值电压通过切断微调熔断器以NMOS晶体管的阈值电压的间隔上升，由此，能提高检测电压。
(4)本技术方案与图2-图5对应，在上述(1)所述的二次电池保护用半导体装置中，其特征在于：
上述低电压充电禁止电路设有：
第一倒相电路，充电动作模式时，输入高电平，电源端子与上述二次电池的电源端子连接；以及
第二倒相电路，所述第一倒相电路的输出输入该第二倒相电路，电源端子与上述充电器的电源端子连接；
能通过所述微调变更所述第二倒相电路的输入阈值电压；
所述二次电池的电压下降到上述所设定电压以下场合，根据所述第二倒相电路的输出，使得所述充电控制用晶体管截止。
因此，能以同一半导体装置与多种检测电平对应。
(5)本技术方案与图2-图5对应，在上述(4)所述的二次电池保护用半导体装置中，使得上述第二倒相电路的输入阈值电压通过进行上述微调变高，因此，能降低检测电压。
(6)本技术方案与图2对应，在上述(5)所述的二次电池保护用半导体装置中，其特征在于：
上述第二倒相电路设有：
第二PMOS晶体管，栅极与上述第一倒相电路的输出端连接，源极与上述充电器的正电源端子连接；以及
耗尽型NMOS晶体管，栅极与上述充电器的负电源端子连接；
使得所述第二PMOS晶体管的漏极和所述耗尽型NMOS晶体管的漏极共连接同时，作为所述第二倒相电路的输出端；
在所述耗尽型NMOS晶体管的源极和所述充电器的负电源端子之间，串联连接至少一个电阻；
在上述各电阻上并联连接微调熔断器。
因此，所述第二倒相电路的输入阈值电压通过切断微调熔断器能以多种间隔提高比阈值电压小的电压范围，由此，能以比阈值电压小(精细)的间隔设定检测电压。
(7)本技术方案与图3对应，在上述(5)所述的二次电池保护用半导体装置中，其特征在于：
上述第二倒相电路设有：
第二PMOS晶体管，栅极与上述第一倒相电路的输出端连接，源极与上述充电器的正电源端子连接；以及
耗尽型NMOS晶体管，栅极、源极及背栅极与上述充电器的负电源端子连接；
在上述第二PMOS晶体管的漏极和所述耗尽型NMOS晶体管的漏极之间，串联连接栅极与源极连接、背栅极与所述充电器的负电源端子连接的至少一个耗尽型NMOS晶体管；
在上述串联连接的各耗尽型NMOS晶体管的源极-漏极之间，连接微调熔断器。
因此，所述第二倒相电路的输入阈值电压通过切断微调熔断器能以多种间隔提高比阈值电压小的电压范围，由此，能以比阈值电压小的间隔设定检测电压。
(8)本技术方案与图4对应，在上述(5)所述的二次电池保护用半导体装置中，其特征在于：
上述第二倒相电路设有：
第二PMOS晶体管，栅极与上述第一倒相电路的输出端连接，源极与上述充电器的正电源端子连接；以及
耗尽型NMOS晶体管，栅极、源极及背栅极与上述充电器的负电源端子连接；
在上述第二PMOS晶体管的漏极和所述耗尽型NMOS晶体管的漏极之间，串联连接栅极与所述充电器的负电源端子连接、背栅极与自身源极连接的至少一个耗尽型NMOS晶体管；
在上述串联连接的各耗尽型NMOS晶体管的源极-漏极之间，连接微调熔断器。
因此，所述第二倒相电路的输入阈值电压通过切断微调熔断器能以多种间隔提高比阈值电压小的电压范围，由此，能以比阈值电压小的间隔设定检测电压。
(9)本技术方案与图5对应，在上述(5)所述的二次电池保护用半导体装置中，其特征在于：
上述第二倒相电路设有：
第二PMOS晶体管，栅极与上述第一倒相电路的输出端连接，源极与上述充电器的正电源端子连接；以及
耗尽型NMOS晶体管，栅极、源极及背栅极与上述充电器的负电源端子连接；
在上述第二PMOS晶体管的漏极和所述耗尽型NMOS晶体管的漏极之间，串联连接栅极及背栅极与所述充电器的负电源端子连接的至少一个耗尽型NMOS晶体管；
在上述串联连接的各耗尽型NMOS晶体管的源极-漏极之间，连接微调熔断器。
因此，所述第二倒相电路的输入阈值电压通过切断微调熔断器能以多种间隔提高比阈值电压小的电压范围，由此，能以比阈值电压小的间隔设定检测电压。
(10)本技术方案与图6对应，在上述(4)所述的二次电池保护用半导体装置中，使得上述第二倒相电路的输入阈值电压通过实行上述微调变低，因此，能提高检测电压。
(11)本技术方案与图6对应，在上述(10)所述的二次电池保护用半导体装置中，其特征在于：
上述第二倒相电路设有：
第二PMOS晶体管，栅极与上述第一倒相电路的输出端连接；以及
耗尽型NMOS晶体管，栅极及源极与上述充电器的负电源端子连接；
在上述第二PMOS晶体管的源极和所述充电器的正电源端子之间，串联连接二极连接的至少一个PMOS晶体管；
在上述二极连接的各PMOS晶体管的源极-漏极之间，连接微调熔断器；
使得所述第二PMOS晶体管的漏极和所述耗尽型NMOS晶体管的漏极共连接同时，作为所述第二倒相电路的输出端。
因此，所述第二倒相电路的输入阈值电压通过切断微调熔断器能以PMOS晶体管的阈值电压的间隔下降，由此，能提高检测电压。
(12)本技术方案与图7对应，在上述(4)所述的二次电池保护用半导体装置中，其特征在于：
上述第二倒相电路设有栅极与上述第一倒相电路的输出端连接的第二PMOS晶体管；
在上述第二PMOS晶体管的源极和所述充电器的正电源端子之间，设有二极连接的至少一个PMOS晶体管串联连接的电路，以及连接在该二极连接的各PMOS晶体管的源极-漏极之间的微调熔断器；
在所述第二PMOS晶体管的源极和所述充电器的负电源端子之间，设有权利要求6-9中任一个记载的、设在所述第二PMOS晶体管的源极和所述充电器的负电源端子之间的电路。
因此，所述第二倒相电路的输入阈值电压通过切断微调熔断器能在宽广范围且以小的间隔进行设定。
(13)本技术方案与图8对应，在上述(1)所述的二次电池保护用半导体装置中，其特征在于：
上述低电压充电禁止电路设有：
第一倒相电路，充电动作模式时，输入高电平，电源端子与上述二次电池的电源端子连接；以及
第二倒相电路，所述第一倒相电路的输出输入该第二倒相电路，电源端子与上述充电器的电源端子连接；
能通过所述微调变更所述第一倒相电路及第二倒相电路两者的输入阈值电压；
所述二次电池的电压下降到上述所设定电压以下场合，根据所述第二倒相电路的输出，使得所述充电控制用晶体管截止。
因此，通过切断微调熔断器，能在宽广范围且以小的间隔设定上述低电压充电禁止电路的检测电压。
(14)本技术方案与图8对应，在上述(13)所述的二次电池保护用半导体装置中，其特征在于：
使用上述(2)或(3)中记载的第一倒相电路，作为所述第一倒相电路；
使用上述(4)-(12)中任一个记载的第二倒相电路，作为所述第二倒相电路。
对所选择的上述第一倒相电路及第二倒相电路进行组合。
(15)一种电池组件，使用上述(1)-(14)中任一个记载的二次电池保护用半导体装置。
(16)一种电子设备，例如携带电话，笔记本电脑，PDA等电子设备，使用上述(15)中记载的电池组件。
下面说明本发明效果。
按照本发明，在低电压充电禁止电路，设有与二次电池的电源端子连接的第一倒相电路，以及与充电器的电源端子连接的第二倒相电路，能使用微调熔断器变更第一倒相电路的输入阈值电压，或第二倒相电路的输入阈值电压，或上述双方，因此，能变更低电压充电禁止电路的检测电压，能通过同一半导体装置用于低电压充电禁止电路检测电压不同的用途，同时，能提高检测精度。
另外，通过微调能提高检测电压，也能降低检测电压，用途更广。
再有，能组合以MOS晶体管的阈值电压间隔进行变更，以及以比阈值电压小的电压间隔进行变更，通过组合上述两种类变更，能高精度设定检测电压。
附图说明
图1是表示本发明第一实施例的低电压充电禁止电路图。
图2是表示本发明第二实施例的低电压充电禁止电路图。
图3是表示本发明第三实施例的低电压充电禁止电路图。
图4是表示本发明第四实施例的低电压充电禁止电路图。
图5是表示本发明第五实施例的低电压充电禁止电路图。
图6是表示本发明第六实施例的低电压充电禁止电路图。
图7是表示本发明第七实施例的低电压充电禁止电路图。
图8是表示本发明第八实施例的低电压充电禁止电路图。
图9是使得充电器或负载30与内藏保护用半导体装置20的电池组件10连接场合的电路图。
图10是保护用半导体装置20的内部电路图。
图11是用于说明背景技术的低电压充电禁止电路图。
图12是用于说明背景技术的低电压充电禁止电路图。
具体实施方式
下面，参照附图详细说明本发明实施例，在以下实施例中，虽然对构成要素，种类，组合，形状，相对配置等作了各种限定，但是，这些仅仅是例举，本发明并不局限于此。
[第一实施例]
图1是表示本发明第一实施例的低电压充电禁止电路图。
该电路内藏在图9所示的保护用半导体装置20，由第一倒相电路21，第二倒相电路22，倒相电路23，24构成。所述第一倒相电路21由PMOS晶体管M1，NMOS晶体管M2，M5，M6及微调熔断器(trimming fuse)F1，F2构成，所述第二倒相电路22由PMOS晶体管M3及耗尽型NMOS晶体管M4构成。该电路设有与二次电池Bat及充电器30的正电源端子连接的正电源端子Vdd，与二次电池Bat的负电源端子连接的负电源端子Vss，与充电器30的负电源端子连接的充电器负电源端子V-，以及与输入端子Cin及充电控制用NMOS晶体管M12的栅极连接的充电控制端子Cout。
第一倒相电路21的PMOS晶体管M1的源极与正电源端子Vdd连接，漏极与NMOS晶体管M2的漏极连接，栅极与NMOS晶体管M2的栅极连接，同时，与输入端子Cin连接。
NMOS晶体管M2的源极与NMOS晶体管M5的漏极连接，NMOS晶体管M5的栅极与本身的漏极连接，即构成为二极连接(diode-connected)。
NMOS晶体管M5的源极与所谓二极连接的NMOS晶体管M6的漏极连接。NMOS晶体管M6的栅极与负电源端子Vss连接。
第一倒相电路21的输出从PMOS晶体管M1的漏极与NMOS晶体管M2的连接节点输出。
在NMOS晶体管M5的源极-漏极之间，连接微调熔断器F1，在NMOS晶体管M6的源极-漏极之间，连接微调熔断器F2。
第二倒相电路22的PMOS晶体管M3的源极与正电源端子Vdd连接，漏极与耗尽型NMOS晶体管M4的漏极连接，栅极成为第二倒相电路22的输入，与第一倒相电路21输出连接。
耗尽型NMOS晶体管M4的栅极与源极连接，并与充电器负电源端子V-连接。
第二倒相电路22的输出从PMOS晶体管M3的漏极和耗尽型NMOS晶体管M4的漏极的连接节点输出。
第二倒相电路22的输出与第一倒相电路21的输入连接，倒相电路23的输出与倒相电路24的输入连接。倒相电路24的输出与充电控制端子Cout连接。虽然没有图示，倒相电路23和24的电源与正电源端子Vdd和充电器负电源端子V-连接。
在微调熔断器F1和F2连接状态下，图1的电路与作为背景技术进行说明的图11电路完全相同。即，二次电池Bat的电压成为NMOS晶体管M2的阈值电压或PMOS晶体管M3的阈值电压以下场合，低电压充电禁止电路的充电控制端子Cout成为低电平，充电控制用NMOS晶体管M12截止，禁止充电。
使用例如激光等，切断微调熔断器F1或F2中某一方场合，成为与作为背景技术进行说明的图12电路完全相同，因此，二次电池Bat的电压若成为NMOS晶体管M2和M5或M6的阈值电压的和以下，或成为NMOS晶体管M5或M6的阈值电压和PMOS晶体管M3的阈值电压的和以下，则充电控制端子Cout成为低电平，充电控制用NMOS晶体管M12截止，禁止充电。
再有，使用例如激光等，切断微调熔断器F1及F2双方场合，二次电池Bat的电压若成为NMOS晶体管M2，M5，M6的阈值电压之和以下，或成为NMOS晶体管M5，M6和PMOS晶体管M3的阈值电压之和以下，则充电控制端子Cout成为低电平，充电控制用NMOS晶体管M12截止，禁止充电。
这样，通过适当地切断微调熔断器F1，F2，能使得低电压充电禁止电路的检测电平按以下三阶段朝着提高检测电压方向变化：
1)NMOS晶体管M2的阈值电压(或PMOS晶体管M3的阈值电压)。
2)NMOS晶体管M2和M5或M6的阈值电压之和(或NMOS晶体管M5或M6的阈值电压和PMOS晶体管M3的阈值电压之和)。
3)NMOS晶体管M2，M5，M6的阈值电压之和(或NMOS晶体管M5，M6的阈值电压和PMOS晶体管M3的阈值电压之和)。
在本实施例中，在二极连接的源极-漏极之间连接熔断器的NMOS晶体管的数量以两个为例进行说明，但其数量并不局限于两个，可以根据检测电平作适当变更。
再有，通过分别变更二极连接的NMOS晶体管的阈值电压，还能进一步增加检测电平的设定。
[第二实施例]
图2是表示本发明第二实施例的低电压充电禁止电路图。
第一倒相电路21A是使用PMOS晶体管M1及NMOS晶体管M2的CMOS结构的倒相电路。第二倒相电路22A由PMOS晶体管M3，耗尽型NMOS晶体管M4，电阻R1，R2，以及微调熔断器F3，F4构成。
PMOS晶体管M3的连接与第一实施例相同。在耗尽型NMOS晶体管M4的源极和充电器负电源端子V-之间，串联连接电阻R1及R2，在电阻R1上并联连接微调熔断器F3，在电阻R2上并联连接微调熔断器F4。
该电路在微调熔断器F1和F2连接状态下，也与作为背景技术进行说明的图11电路完全相同。即，二次电池Bat的电压成为NMOS晶体管M2的阈值电压或PMOS晶体管M3的阈值电压以下场合，低电压充电禁止电路的充电控制端子Cout成为低电平，充电控制用NMOS晶体管M12截止，禁止充电。
若切断微调熔断器F3，则电阻R1插入耗尽型NMOS晶体管M4的源极和充电器负电源端子V-之间。于是，耗尽型NMOS晶体管M4的漏极电流流过电阻R1，在电阻R1发生电压降。
由于该电压降，耗尽型NMOS晶体管M4的栅极电压比源极电压低。即，栅极偏压成为负电压，因此，耗尽型NMOS晶体管M4的漏极电流与0V偏压时相比减少。
耗尽型NMOS晶体管M4的漏极电流与PMOS晶体管M3的漏极电流相等，因此，PMOS晶体管M3的漏极电流也减少。
若PMOS晶体管M3的漏极电流减少，则PMOS晶体管M3的阈值电压也变小，因此，若第一倒相电路21A的输出为低电平，则PMOS晶体管M3持续导通直到更低的二次电池Bat的电压。反之，与图11的电路相比，以更低电压截止，因此，能降低检测电压。
为了有效利用该电路，预先使得NMOS晶体管M2的阈值电压比PMOS晶体管M3的阈值电压低很重要。
若切断微调熔断器F3，F4双方，则能进一步降低PMOS晶体管M3的阈值电压。再有，通过预先变更电阻R1和R2的电阻值，能三阶段地变更阈值电压。又，通过进一步串联追加电阻与微调熔断器的并联电路，能扩展检测电压的设定范围，或精细地设定检测电压。
[第三实施例]
图3是表示本发明第三实施例的低电压充电禁止电路图。
与图2电路不同部分在于：去除插入在耗尽型NMOS晶体管M4的源极和充电器负电源端子V-之间的电阻R1及R2，在PMOS晶体管M3的漏极和耗尽型NMOS晶体管M4的漏极之间，追加串联连接的耗尽型NMOS晶体管M7，M8，所述耗尽型NMOS晶体管M7，M8的栅极与源极连接，背栅极(back gate)与充电器负电源端子V-连接。
该电路在微调熔断器F3和F4连接状态下，也与作为背景技术进行说明的图11电路完全相同。
若切断微调熔断器F3，则耗尽型NMOS晶体管M7插入PMOS晶体管M3的漏极和耗尽型NMOS晶体管M4的漏极之间。
在该状态下，耗尽型NMOS晶体管M7的背栅极与充电器负电源端子V-连接，源极与耗尽型NMOS晶体管M4的漏极连接，因此，背栅极的电位比源极电位低。于是，由于衬底偏压效果，耗尽型NMOS晶体管M7的阈值电压上升，因此，0偏压时的漏极电流减少。
结果，PMOS晶体管M3的漏极电流减少，如第二实施例所述，PMOS晶体管M3的阈值电压变小，能降低检测电压。
若切断微调熔断器F3，F4双方，则耗尽型NMOS晶体管M7的阈值电压进一步变大，0偏压时的漏极电流减少，因此，PMOS晶体管M3的阈值电压也进一步降低，能进一步降低检测电压。
为了有效利用该电路，与第二实施例相同，预先使得NMOS晶体管M2的阈值电压比PMOS晶体管M3的阈值电压低很重要。
[第四实施例]
图4是表示本发明第四实施例的低电压充电禁止电路图。
与图3电路不同部分在于：使得耗尽型NMOS晶体管M7及M8的背栅极与自身的源极连接，以及使得栅极与充电器负电源端子V-连接。
该电路在微调熔断器F3和F4连接状态下，也与作为背景技术进行说明的图11电路完全相同。
若切断微调熔断器F3，则耗尽型NMOS晶体管M7插入PMOS晶体管M3的漏极和耗尽型NMOS晶体管M4的漏极之间。
在该状态下，耗尽型NMOS晶体管M7的源极电位成为耗尽型NMOS晶体管M4的漏极电压，因此，栅极被施加负偏压。因此，耗尽型NMOS晶体管M7的漏极电流减少，因此，耗尽型NMOS晶体管M4的漏极电流也减少到与M7的漏极电流相同。
其结果，PMOS晶体管M3的漏极电流也减少。若PMOS晶体管M3的漏极电流减少，则也如第二实施例所述，PMOS晶体管M3的阈值电压变小，因此，能降低检测电压。
若切断微调熔断器F3，F4双方，则能进一步降低检测电压。
为了有效利用该电路，与第二及第三实施例相同，预先使得NMOS晶体管M2的阈值电压比PMOS晶体管M3的阈值电压低很重要。
[第五实施例]
图5是表示本发明第五实施例的低电压充电禁止电路图。
与图4电路不同部分在于：使得耗尽型NMOS晶体管M7及M8的背栅极与充电器负电源端子V-连接。该电路的动作与图4的第四实施例完全相同。但是，因背栅极与充电器负电源端子V-连接，衬底偏压效果影响，能大大地降低检测电压。
在图3-图5所示实施例中，哪个都表示两个耗尽型NMOS晶体管将微调熔断器连接在源极-漏极之间场合，但本发明并不局限于两个，可以根据检测电压适当增减。另外，上述耗尽型NMOS晶体管的阈值电压也没有必要使其完全相同，即使组合不同阈值电压也没有关系。
[第六实施例]
图6是表示本发明第六实施例的低电压充电禁止电路图。
第一倒相电路21A是使用PMOS晶体管M1及NMOS晶体管M2的CMOS结构的倒相电路。第二倒相电路22E由PMOS晶体管M3，耗尽型NMOS晶体管M4，PMOS晶体管M9，M10，以及微调熔断器F5，F6构成。
PMOS晶体管M3源极与正电源端子Vdd之间，追加二极连接的PMOS晶体管M9和M10的串联电路，微调熔断器F5连接在PMOS晶体管M9的源极-漏极之间，微调熔断器F6连接在PMOS晶体管M10的源极-漏极之间。
在微调熔断器F5和F6连接状态下，图6电路与作为背景技术进行说明的图11电路完全相同。
若切断微调熔断器F5或F6中某一方，则由于二极连接的PMOS晶体管M9或M10追加在PMOS晶体管M3的源极和正电源端子Vdd之间，第一倒相电路21A的输出为低电平场合，若二次电池Bat的电压成为PMOS晶体管M3的阈值电压和PMOS晶体管M9或M10的阈值电压之和以下，则PMOS晶体管M3成为截止，第二倒相电路22E的输出成为低电平。
再有，切断微调熔断器F5，F6双方场合，若二次电池Bat的电压成为PMOS晶体管M3，M9，M10的阈值电压之和以下，则充电控制端子Cout成为低电平，充电控制用NMOS晶体管M12截止，禁止充电。
即，与图1电路相同，能以PMOS晶体管M9及M10的阈值电压的间隔，朝着提高检测电压方向进行设定。
在该电路中，也能通过追加二极连接的PMOS晶体管和微调熔断器的并联电路，扩展检测电压范围。也可以通过变更二极连接的PMOS晶体管的阈值电压，进一步增加检测电平的设定。
[第七实施例]
图7是表示本发明第七实施例的低电压充电禁止电路图。
该电路是将图2和图6的第二倒相电路的微调电路部分合成而得。
在第二倒相电路22F的PMOS晶体管M3的源极与正电源端子Vdd之间，追加二极连接的PMOS晶体管M9和M10的串联电路，微调熔断器F5连接在PMOS晶体管M9的源极-漏极之间，微调熔断器F6连接在PMOS晶体管M10的源极-漏极之间，在耗尽型NMOS晶体管M4的源极和充电器负电源端子V-之间，追加电阻R1及R2的串联电路，微调熔断器F3并联连接在R1上，微调熔断器F4并联连接在R2上。
如在图2及图6中所说明，通过切断微调熔断器F3，F4，能以比阈值电压小的电压单位使得检测电压下降，通过切断微调熔断器F5，F6，能以PMOS晶体管的阈值电压的间隔提高检测电压。即，通过该电路能在宽广范围更精细地设定检测电压。
在本实施例中，组合图2和图6进行说明，但是，本发明并不受此局限，例如，与图6组合的微调电路可以是图2-图5中任意一个。
[第八实施例]
图8是表示本发明第八实施例的低电压充电禁止电路图。
该电路是将图1的第一倒相电路21和图2的第二倒相电路22A合成而得。在第一倒相电路21的NMOS晶体管M2的源极与负电源端子Vss之间，追加二极连接的NMOS晶体管M5和M6的串联电路，微调熔断器F1连接在NMOS晶体管M5的源极-漏极之间，微调熔断器F2连接在NMOS晶体管M6的源极-漏极之间，在第二倒相电路22A的耗尽型NMOS晶体管M4的源极和充电器负电源端子V-之间，追加电阻R1及R2的串联电路，微调熔断器F3并联连接在R1上，微调熔断器F4并联连接在R2上。
如在图1及图2中所说明，通过切断微调熔断器F1，F2，能以NMOS晶体管的阈值电压的间隔提高检测电压，通过切断微调熔断器F3，F4，能使得检测电压下降，因此，与图7电路相同，能在宽广范围更精细地设定检测电压。
在图8中，组合图1的第一倒相电路21和图2的第二倒相电路22A进行说明，但是，本发明并不受此局限，例如，与图1的第一倒相电路21组合的第二倒相电路可以是图2-图5中任意一个。
通过将本发明涉及的二次电池保护用半导体装置组装在电池组件，或将该电池组件组装在携带电话，笔记本电脑，PDA(个人数字助理，PersonalDigital Assistance)等中，能实现精细地设定低电压检测电平、能进一步使得检测电平下降、且能以同一半导体装置对应多种检测电平的电池组件，及使用该电池组件的电子设备。
上面参照附图说明了本发明的实施例，但本发明并不局限于上述实施例。在本发明技术思想范围内可以作种种变更，它们都属于本发明的保护范围。