层间介质层、半导体器件及其形成方法 【技术领域】
本发明涉及半导体制造领域，尤其涉及层间介质层、半导体器件及其形成方法。
背景技术
随着半导体器件的集成度不断提高，通常在一个芯片上能够形成几十万个包括电容、电阻器、晶体管、二极管等这样的半导体器件。
而半导体器件的制造是通过在芯片表面上交替沉积以及图案化导电材料和层间介电层，制得半导体器件。层间介质层经常沉积在导电层或半导体衬底之上，用来和下一步骤要沉积的导电层做一隔离。
在沉积完膜层的时候，要求使膜层的表面光滑而平整，因为膜层的平整度会直接半导体器件的性能。因此，需要对膜层表面进行平坦化处理，专利号为CN01103003的中国专利中公开了对层间介质层进行平坦化的工艺。
现有在形成半导体器件过程中制作层间介质层工艺如图1至图3所示。参考图1，提供半导体衬底100，所述半导体衬底100中形成有隔离结构(未图示)，用以有源区之间的隔离；在半导体衬底100中掺杂离子，形成掺杂阱(未图示)；在半导体衬底100上依次形成栅介质层102与栅极104，所述栅介质层102与栅极104构成栅极结构106。以栅极结构106为掩模，在半导体衬底100内进行离子注入，形成源/漏极延伸区108。在栅极结构106两侧形成侧墙112；以侧墙112及栅极结构106为掩模，在栅极结构106两侧的半导体衬底100中进行离子注入，形成源/漏极110。最后，对半导体衬底100进行退火，使注入的各种离子扩散均匀。
如图2所示，用高密度等离子体化学气相沉积法在半导体衬底100上形成厚度为6000埃～10000埃的层间介质层114，且层间介质层114完全覆盖栅极结构106，所述层间介质层114的材料为磷酸硅玻璃。
如图3所示，对层间介质层114进行平坦化处理，形成平坦后层间介质层114a，平坦后层间介质层114a的厚度达到3000埃～5000埃，平坦化处理的方法可以是化学机械抛光法。
现有技术以磷酸硅玻璃作为层间介质层的材料，由于其致密度差，因此在平坦化工艺后，层间介质层的表面不平整，进而影响半导体器件的性能。
【发明内容】
本发明解决的问题是提供一种层间介质层、半导体器件及其形成方法，防止层间介质层表面不平整。
本发明提供一种层间介质层的形成方法，包括：提供半导体衬底；在半导体衬底上形成第一介质层；在第一介质层上形成第二介质层，所述第二介质层的致密性大于第一介质层；平坦化第二介质层。
可选的，所述第二介质层的材料为未掺杂硅玻璃。形成第二介质层的方法为等离子体增强化学气相沉积法。所述平坦化前第二介质层的厚度为5000埃～6000埃，平坦化后第二介质层的厚度为1000埃～2000埃。
可选的，所述第一介质层的材料为磷酸硅玻璃。形成第一介质层的方法为高密度等离子体化学气相沉积法。所述第一介质层的厚度为1000埃～2000埃。
本发明提供一种层间介质层，包括：第一介质层，位于第一介质层上的第二介质层，第二介质层的致密性大于第一介质层。
可选的，所述第二介质层的材料为未掺杂硅玻璃。
可选的，所述第一介质层的材料为磷酸硅玻璃。
本发明提供一种半导体器件的形成方法，包括：提供半导体衬底，所述半导体衬底上形成有栅极，位于栅极两侧半导体衬底中的源/漏极；在半导体衬底上形成第一介质层；在第一介质层上形成第二介质层，所述第二介质层的致密性大于第一介质层；平坦化第二介质层；在第二介质层及第一介质层中形成暴露栅极或源/漏极的接触孔；在接触孔内填充导电材料。
可选的，所述第二介质层的材料为未掺杂硅玻璃。形成第二介质层的方法为等离子体增强化学气相沉积法。所述平坦化前第二介质层的厚度为5000埃～6000埃，平坦化后第二介质层的厚度为1000埃～2000埃。
可选的，所述第一介质层的材料为磷酸硅玻璃。形成第一介质层的方法为高密度等离子体化学气相沉积法。所述第一介质层的厚度为1000埃～2000埃。
本发明提供一种半导体器件，包括：位于半导体衬底上的栅极，位于栅极两侧半导体衬底中的源/漏极，位于半导体衬底上的第一介质层，位于第一介质层上的第二介质层，所述第二介质层的致密性大于第一介质层，位于第二介质层及第一介质层中且暴露栅极或源/漏极的接触孔，填充满接触孔的导电材料。
可选的，所述第二介质层的材料为未掺杂硅玻璃。
可选的，所述第一介质层的材料为磷酸硅玻璃。
与现有技术相比，本发明具有以下优点：本发明的层间介质层包含第一介质层以及位于第一介质层上地第二介质层，所述第二介质层的致密性大于第一介质层。由于第二介质层的致密性好，在进行后续平坦化工艺时，能将第二介质层平面平坦均匀，平整度好，达到提高半导体器件性能的目的。
进一步，由于第二介质层的材料为未掺杂硅玻璃，其硬度大，在平坦化过程中被研磨得慢，因此容易保证其表面的平整度；另外，由于未掺杂硅玻璃的材料特性决定，在沉积工艺后致密度高，因此在平坦化后，表面的均匀性好，提高了半导体器件的性能。
【附图说明】
图1至图3是现有制作半导体器件过程中形成层间介质层的示意图；
图4是本发明形成层间介质层的具体实施方式流程图；
图5至图6是本发明形成层间介质层的实施例示意图；
图7是本发明形成半导体器件的具体实施方式流程图；
图8至图11是本发明形成半导体器件的实施例示意图。
【具体实施方式】
本发明的层间介质层包含第一介质层以及位于第一介质层上的第二介质层，所述第二介质层的致密性大于第一介质层。由于第二介质层的致密性好，在进行后续平坦化工艺时，能将第二介质层平面平坦均匀，平整度好，达到提高半导体器件性能的目的。进一步，由于第二介质层的材料为未掺杂硅玻璃，其硬度大，在平坦化过程中被研磨得慢，因此容易保证其表面的平整度；另外，由于未掺杂硅玻璃的材料特性决定，在沉积工艺后致密度高，因此在平坦化后，表面的均匀性好，提高了半导体器件的性能。
下面结合附图对本发明的具体实施方式做详细的说明。
本发明提供一种形成层间介质层的方法。具体实施工艺如图4所示，执行步骤S101，提供半导体衬底。所述半导体衬底上形成有晶体管。
执行步骤S102，在半导体衬底上形成第一介质层。
执行步骤S103，在第一介质层上形成第二介质层，所述第二介质层的致密性大于第一介质层。
参考图5，在半导体衬底200上形成厚度为1000埃～2000埃的第一介质层202；然后，用在第一介质层202上形成第二介质层204，所述第二介质层204的厚度为5000埃～6000埃。
其中，第一介质层202的厚度与第二介质层204的厚度之和的范围为6000埃～8000埃。
作为一个优选的实施例，第一介质层202的材料可以选用磷酸硅玻璃，形成方法为高密度等离子体化学气相沉积法，具体厚度为2000埃。第二介质层204的材料采用未掺杂硅玻璃，形成方法为等离子体增强化学气相沉积法，沉积后的厚度具体为6000埃。
由于第二介质层204的材料为未掺杂硅玻璃，其硬度大，在平坦化过程中被研磨得慢，因此容易保证其表面的平整度；另外，由于未掺杂硅玻璃的材料特性决定，在沉积工艺后致密性比作为第一介质层202的磷酸硅玻璃高，因此在后续平坦化后，表面的均匀性好，提高了半导体器件的性能。
执行步骤S104，平坦化第二介质层。
参考图6，用化学机械抛光法平坦化第二介质层204，形成平坦后的第二介质层204a，与第一介质层202构成层间介质层。
本实施例中，平坦后的第二介质层204a的厚度为1000埃～2000埃。
其中，平坦后的第二介质层204a的厚度与第一介质层202的厚度之和的范围为2000埃～4000埃。
基于上述实施例形成的层间介质层，包括：位于半导体衬底200上的第一介质层202；位于第一介质层202上的第二介质层204，第二介质层204的致密性大于第一介质层202。
图7是本发明形成半导体器件的具体实施方式流程图。如图7所示，执行步骤S201，提供半导体衬底，所述半导体衬底上形成有栅极，位于栅极两侧半导体衬底中的源/漏极；执行步骤S202，在半导体衬底上形成第一介质层；执行步骤S203，在第一介质层上形成第二介质层，所述第二介质层的致密性大于第一介质层；执行步骤S204，平坦化第二介质层；执行步骤S205，在第二介质层及第一介质层中形成暴露栅极或源/漏极的接触孔；执行步骤S206，在接触孔内填充导电材料。
基于上述实施方式形成的半导体器件，包括：位于半导体衬底上的栅极，位于栅极两侧半导体衬底中的源/漏极，位于半导体衬底上的第一介质层，位于第一介质层上的第二介质层，所述第二介质层的致密性大于第一介质层，位于第二介质层及第一介质层中且暴露栅极或源/漏极的接触孔，填充满接触孔的导电材料。
图8至图11是本发明形成半导体器件的实施例示意图。如图8所示，提供半导体衬底300，所述半导体衬底300中形成有隔离结构(未图示)，用以有源区之间的隔离；在半导体衬底300中掺杂离子，形成掺杂阱(未图示)；在半导体衬底300上依次形成栅介质层302与栅极304，所述栅介质层302与栅极304构成栅极结构306。以栅极结构306为掩模，在半导体衬底300内进行离子注入，形成源/漏极延伸区308。在栅极结构306两侧形成侧墙312；以侧墙312及栅极结构306为掩模，在栅极结构306两侧的半导体衬底300中进行离子注入，形成源/漏极310。最后，对半导体衬底300进行退火，使注入的各种离子扩散均匀。
如图9所示，用高密度等离子体化学气相沉积法在半导体衬底300上形成厚度为1000埃～2000埃的第一介质层314，其中第一介质层314完全覆盖栅极结构306，所述第一介质层314的材料为磷酸硅玻璃；然后，用等离子体增强化学气相沉积法在第一介质层314上形成第二介质层316，所述第二介质层316的厚度为5000埃～6000埃，第二介质层316的材料为未掺杂硅玻璃。
由于第二介质层316的材料为未掺杂硅玻璃，其硬度大，在平坦化过程中被研磨得慢，因此容易保证其表面的平整度；另外，由于未掺杂硅玻璃的材料特性决定，在沉积工艺后致密性比第一介质层314高，因此在后续平坦化后，表面的均匀性好，提高了半导体器件的性能。
第一介质层314的厚度与第二介质层316的厚度之和的范围为6000埃～8000埃。
如图10所示，用化学机械抛光法平坦化第二介质层316，形成平坦后的第二介质层316a，与第一介质层314构成层间介质层。
本实施例中，平坦后的第二介质层316a的厚度为1000埃～2000埃与第一介质层314的厚度之和的范围为2000埃～4000埃。
如图11所示，在层间介质层中形成露出栅极304的接触孔318，具体工艺为：在平坦后的第二介质层316a上形成光刻胶层，经过曝光显影工艺，形成与栅极304位置对应的接触孔图案；以光刻胶层为掩膜，沿接触孔图案刻蚀平坦后的第二介质层316a和第一介质层314至露出栅极304，形成接触孔318。
然后，在接触孔318内填充满导电材料320，与栅极304电导通，具体工艺如下：去除形成接触孔318时的光刻胶层后，在平坦后的第二介质层316a上形成导电材料320，并将导电材料320填充满接触孔318；对导电材料320进行化学机械抛光至露出平坦后的第二介质层316a。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。