一种实现多虚级联组成员排序的方法及装置.pdf

《一种实现多虚级联组成员排序的方法及装置.pdf》由会员分享，可在线阅读，更多相关《一种实现多虚级联组成员排序的方法及装置.pdf（13页完整版）》请在专利查询网上搜索。

1、10申请公布号CN101938320A43申请公布日20110105CN101938320ACN101938320A21申请号201010276021822申请日20100907H04J3/1620060171申请人中兴通讯股份有限公司地址518057广东省深圳市南山区高新技术产业园科技南路中兴通讯大厦法务部72发明人张思栋成剑74专利代理机构北京安信方达知识产权代理有限公司11262代理人解婷婷龙洪54发明名称一种实现多虚级联组成员排序的方法及装置57摘要本发明公开了一种实现多虚级联组成员排序的方法及装置，涉及光通信领域中虚级联技术。本发明方法包括按照各VCG中最晚到达成员的到达时间的先后顺。

2、序，确定到达的所有VCG的排序队列，并对排列队列中各VCG依次进行成员排序；当设定的排序到调用排序结果的允许时间间隔到达时，调用各VCG的成员排序结果。本发明技术方案能通过一个排序电路有效实现多VCG的成员排序，大幅度降低了逻辑资源消耗。51INTCL19中华人民共和国国家知识产权局12发明专利申请权利要求书2页说明书6页附图4页CN101938323A1/2页21一种实现多虚级联组VCG成员排序的方法，其特征在于，该方法包括按照各VCG中最晚到达成员的到达时间的先后顺序，确定到达的所有VCG的排序队列，并对排列队列中各VCG依次进行成员排序；调用各VCG的成员排序结果。2如权利要求1所述的方。

3、法，其特征在于，调用各VCG的成员排序结果指设置VCG的读方向复帧帧头开始时间，若所述读方向复帧帧头开始时间到达，则读取该VCG的成员排序结果，其中，VCG的读方向复帧帧头开始时间比该VCG的上一写方向复帧中最晚到达成员对应的子帧结尾时刻至少延迟排序到调用排序结果的允许时间间隔。3如权利要求2所述的方法，其特征在于，所述排序到调用排序结果的允许时间间隔的值是，所有VCG同时到达时成员排序所需的总时间T1和所有VCG分散到达时成员排序所需的时间T2中的较大值。4如权利3所述的方法，其特征在于，所有VCG同时到达时成员排序所需的总时间T1指一个VCG进行成员排序所需要的时间与所支持的VCG个数的乘。

4、积。5如权利要求3所述的方法，其特征在于，所有VCG分散到达时成员排序所需的时间T2指一个VCG内最晚到达成员对应的通道的复帧中最后一个子帧中H4或者K4字节到来时与该通道下一复帧帧头到来时的时间间隔。6如权利要求4或5所述的方法，其特征在于，VCG最晚到达成员的到达时间指比较VCG的各个成员对应的各复帧中最后一个子帧中H4或者K4字节的到达时间，最晚到达的子帧中H4或者K4字节的到达时间为该VCG最晚到达成员的到达时间。7一种实现多虚级联组VCG成员排序的装置，其特征在于，该装置包括队列排序模块、排序电路模块和调用模块，其中所述队列排序模块，用于按照各VCG中最晚到达成员的到达时间的先后顺序。

5、，确定到达的所有VCG的排序队列；所述排序电路模块，用于对所述队列排序模块所确定的排列队列中各VCG依次进行成员排序；所述调用模块，在各VCG依次进行成员排序后，调用所述排序电路模块处理后的各VCG的成员排序结果。8如权利要求7所述的装置，其特征在于，所述调用模块，设置VCG的读方向复帧帧头开始时间，若所述读方向复帧帧头开始时间到达，则从所述排序电路模块读取该VCG的成员排序结果，其中，VCG的读方向复帧帧头开始时间比该VCG的上一写方向复帧中最晚到达成员对应的子帧结尾时刻至少延迟排序到调用排序结果的允许时间间隔。9如权利要求8所述的装置，其特征在于，所述排序到调用排序结果的允许时间间隔的值是。

6、，所有VCG同时到达时成员排序所需的总时间T1和所有VCG分散到达时成员排序所需的时间T2中的较大值；其中，所有VCG同时到达时成员排序所需的总时间T1指一个VCG进行成员排序所需权利要求书CN101938320ACN101938323A2/2页3要的时间与所支持的VCG个数的乘积；所有VCG分散到达时成员排序所需的时间T2指一个VCG内最晚到达成员对应的通道的复帧中最后一个子帧中H4或者K4字节到来时与该通道下一复帧帧头到来时的时间间隔。10如权利要求9所述的装置，其特征在于，VCG最晚到达成员的到达时间指比较VCG的各个成员对应的各复帧中最后一个子帧中H4或者K4字节的到达时间，最晚到达的。

7、子帧中H4或者K4字节的到达时间为该VCG最晚到达成员的到达时间。权利要求书CN101938320ACN101938323A1/6页4一种实现多虚级联组成员排序的方法及装置技术领域0001本发明涉及光通信领域中虚级联技术。尤其涉及LCAS处理中多VCG情况下的成员排序实现。背景技术0002在同步数字系列SDH，SYNCHRONOUSDIGITALHIERARCHY系统承载业务的时候，不同等级的同步传输模块STM，SYNCHRONOUSTRANSFERMODULE对应不同等级的传输速率如图1所示。某些被传送的信息净荷与SDH的各种虚容器的标准速率不完全匹配，如图像编码信号及IP路由器信号等，产生。

8、了级联技术。利用级联技术可以动态调整传输业务的带宽，级联技术有相邻级联和虚级联。0003相邻级联CONTIGUOUSCONCATENATION是将在同一个STMNSDH信号的帧结构，ITUT规定STMN的帧采用以字节为单位的矩形块状结构，是9行270N列的块状帧结构，如图2所示中，利用相邻的CN级联成CNXC，成为整体结构进行传输，相邻级联在整个传输的过程中必须保持连续的带宽。这种技术需要网络中所经过的所有网元设备的均支持相邻级联的处理，应用受到限制。0004虚级联VIRTUALCONCATENATION是将多个相邻或不相邻的较小虚容器复用为一个较大的虚容器，并且这些较小的虚容器在传送过程中相。

9、互独立，而在传输的终结点将这些较小的虚容器重新组合成一个相邻带宽，如图3所示的VC4XV虚级联组示意图。这就仅要求在通道开始和终结的网元支持虚级联功能，对于中间经历的网元不作要求，因此，虚级联有着更宽松的应用环境，也容易推广。0005虚级联传输的时候，在传输过程中相互独立的这些容器都有个成员序号，用来标识这些容器在源端装载数据流的顺序，这些次序经过传输之后已经被打乱，需要在宿端重新恢复其成员序列号用于恢复数据流。0006根据LCASLINKCAPACITYADJUSTMENTSCHEME协议，每个VCG包括成员序列号在内的LCAS信息都是在当前复帧传送而指示下一复帧状态信息，因此，在单VCG虚。

10、级联组，VIRTUALCONCATENATIONGROUP成员排序的情况下，可以在获取完LCAS信息之后，进行成员排序，排好序后，等到下一复帧开始的时候开始启用。在多虚级联组传送的时候，由于各个VCG获取LCAS信息的时间和下一复帧开始的时间是相互独立而且不确定的，因此需要给每个VCG配置一个排序电路，各自独立根据各自LCAS信息接收的进度进行成员排序。但是，这样将耗费比较多的硬件逻辑资源，尤其是VCG个数比较多的情况。发明内容0007本发明所要解决的技术问题是，提供一种实现多VCG成员排序的方法及装置，以降低在多VCG情况下的硬件逻辑资源消耗。0008为了解决上述问题，本发明公开了一种实现多。

11、虚级联组VCG成员排序的方法，包括说明书CN101938320ACN101938323A2/6页50009按照各VCG中最晚到达成员的到达时间的先后顺序，确定到达的所有VCG的排序队列，并对排列队列中各VCG依次进行成员排序；0010调用各VCG的成员排序结果。0011进一步地，上述方法中，调用各VCG的成员排序结果指0012设置VCG的读方向复帧帧头开始时间，若所述读方向复帧帧头开始时间到达，则读取该复帧对应的VCG的成员排序结果，其中，读方向复帧帧头开始时间比该VCG的上一写方向复帧中最晚到达成员对应的子帧结尾时刻至少延迟排序到调用排序结果的允许时间间隔。0013其中，所述排序到调用排序结。

12、果的允许时间间隔的值是，所有VCG同时到达时成员排序所需的总时间T1和所有VCG分散到达时成员排序所需的时间T2中的较大值。0014所有VCG同时到达时成员排序所需的总时间T1指0015一个VCG进行成员排序所需要的时间与所支持的VCG个数的乘积。0016所有VCG分散到达时成员排序所需的时间T2指0017一个VCG内最晚到达成员对应的通道的复帧中最后一个子帧中H4或者K4字节到来时与该通道下一复帧帧头到来时的时间间隔。0018VCG最晚到达成员的到达时间指0019比较VCG的各个成员对应的各复帧中最后一个子帧中H4或者K4字节的到达时间，最晚到达的子帧中H4或者K4字节的到达时间为该VCG最。

13、晚到达成员的到达时间。0020本发明还公开了一种实现多虚级联组VCG成员排序的装置，包括队列排序模块、排序电路模块和调用模块，其中0021所述队列排序模块，用于按照各VCG中最晚到达成员的到达时间的先后顺序，确定到达的所有VCG的排序队列；0022所述排序电路模块，用于对所述队列排序模块所确定的排列队列中各VCG依次进行成员排序；0023所述调用模块，在各VCG依次进行成员排序后，调用所述排序电路模块处理后的各VCG的成员排序结果。0024进一步地，上述装置中，所述调用模块，设置VCG的读方向复帧帧头开始时间，若所述读方向复帧帧头开始时间到达，则从所述排序电路模块读取该VCG的成员排序结果，其。

14、中，该VCG的读方向复帧帧头开始的时间比该VCG的上一写方向复帧中最晚到达成员对应的子帧结尾时刻至少延迟排序到调用排序结果的允许时间间隔。0025其中，所述排序到调用排序结果的允许时间间隔的值是，所有VCG同时到达时成员排序所需的总时间T1和所有VCG分散到达时成员排序所需的时间T2中的较大值；0026其中，所有VCG同时到达时成员排序所需的总时间T1指一个VCG进行成员排序所需要的时间与所支持的VCG个数的乘积；0027所有VCG分散到达时成员排序所需的时间T2指一个VCG内最晚到达成员对应的通道的复帧中最后一个子帧中H4或者K4字节到来时与该通道下一复帧帧头到来时的时间间隔。0028VCG。

15、最晚到达成员的到达时间指比较VCG的各个成员对应的各复帧中最后一个子帧中H4或者K4字节的到达时间，最晚到达的子帧中H4或者K4字节的到达时间为该VCG说明书CN101938320ACN101938323A3/6页6最晚到达成员的到达时间。0029本发明技术方案能通过一个排序电路有效实现多VCG的成员排序，大幅度降低了逻辑资源消耗。附图说明0030图1为ITUTG707建议规范的SDH同步数字体系标准速率；0031图2为G707建议的SDHSTMN帧结构；0032图3为虚级联映射得到的VC4XV示意图；0033图4A为本发明实施例1中宿端对到达的各VCG的处理示意图；0034图4B为本发明实施。

16、例1中排序电流各VCG的处理示意图；0035图5为本发明实施例1的处理流程图。具体实施方式0036下面结合附图和具体实施方式对本发明的较佳实施例作进一步详细说明。0037一种实现多虚级联组成员排序的装置，至少包括队列排序模块、排序电路模块和调用模块。0038队列排序模块，用于按照各VCG中最晚到达成员的到达时间的先后顺序，确定到达的所有VCG的排序队列；0039VCG最晚到达成员的到达时间指比较VCG的各个成员对应的各复帧即VCG的写方向复帧中最后一个子帧中H4或者K4字节的到达时间，最晚到达的子帧中H4或者K4字节的到达时间为该VCG最晚到达成员的到达时间。0040排序电路模块，用于对队列排。

17、序模块所确定的排列队列中各VCG依次进行成员排序；0041调用模块，在各VCG依次进行成员排序后，调用排序电路模块处理后的各VCG的成员排序结果。0042具体地，调用模块，设备VCG的读方向复帧帧头开始时间，若读方向复帧帧头开始时间到达，则从排序电路模块读取该VCG的成员排序结果，其中，该VCG的读方向复帧帧头开始时间比该VCG的上一写方向复帧中最晚到达成员对应的子帧结尾时刻至少延迟排序到调用排序结果的允许时间间隔，例如，为VCG的读方向复帧中帧号为3复帧设置开始时间时，所设置的开始时间比VCG的上一写方向复帧其帧号即为2中最晚到达成员对应的子帧结尾时刻至少延迟排序到调用排序结果的允许时间间隔。

18、；0043其中，排序到调用排序结果的允许时间间隔的值是，所有VCG同时到达时成员排序所需的总时间T1和所有VCG分散到达时成员排序所需的时间T2中的较大值；0044所有VCG同时到达时成员排序所需的总时间T1指一个VCG进行成员排序所需要的时间与所支持的VCG个数的乘积；0045所有VCG分散到达时成员排序所需的时间T2指一个VCG内最晚到达成员对应的通道的复帧中最后一个子帧中H4或者K4字节到来时与该通道下一复帧帧头到来时的时间间隔。0046下面以具体应用场景说明上述装置实现多虚级联组成员排序的过程。说明书CN101938320ACN101938323A4/6页70047本实施例以K个待排序。

19、的虚级联组为例，说明多VCG成员排序的过程。其中，待排序的K个虚级联组为VCG1、VCG2、VCGK，如图4所示。在源端，根据配置，每个虚级联组内的成员都有2个属性，一个是VC通道编号，一个是成员序列号，例如，图4中，VCG1有4个成员，VCG1对应的VC通道号分别是1、2、3、4，各VC通道对应的成员序列号分别是0、3、2、1；VCG2有5个成员，VCG2对应的VC通道号分别是5、6、7、8、9，各VC通道对应的成员序列号分别是3、2、4、1、0；VCGK有3个成员，VCGK对应的VC通道号分别是I2、I1、I，各VC通道对应的成员序列号分别是0、2、1。其中，成员序列号是源端发送的虚级联信。

20、息，高阶虚级联存储在H4字节中，低阶虚级联存储在K4字节中。该过程如图5所示，包括如下步骤0048步骤501宿端提取并存储VCG各个成员的成员序列号SQ信息；0049该步骤中，宿端虚级联恢复模块通过提取各通道复帧中H4或者K4字节的信息，从而得到每个VC通道所属于的成员序列号，将这些信息存储在RAM中，供排序开始时读取；0050本实施例中，经过提取得到，VCG1的VC通道1、2、3、4的成员序列号分别是0、3、2、1；VCG2的VC通道5、6、7、8、9的成员序列号分别是3、2、4、1、0；VCGK的VC通道I2、I1、I的成员序列号分别是0、2、1。0051步骤502宿端对同一VCG的各个通。

21、道复帧号和复帧内的偏移作为时间信息进行比较，找到同一VCG中最晚到达通道该通道对应的成员即为最晚到达的成员；0052其中，每个VCG的所有成员到达宿端的时间并不是完全相同的，有一定的延时，只有一个VCG的所有通道的所有H4或者K4字节到来，才能提取到该VCG的所有通道的成员序列号信息，才能进行成员排序，因此，本发明中通过最晚到达通道即表示最晚到达的成员的信息来控制排序启动的时刻；0053具体地，宿端可以通过各通道自身携带的复帧信息作为大的时间信息，以字节计数器记录各个成员在复帧内的偏移时间信息，即得到成员的到达时间信息，然后对同一个VCG的各个通道进行比较，得到最晚到达VC通道，该VC通道所属。

22、的成员即为最晚到达的成员；0054本实施例中，经过比较，VCG1最晚到达VC通道是3；VCG2最晚到达VC通道是5；VCGK最晚到达VC通道是I，见图4A。0055步骤503以每个VCG中最晚到达通道的复帧中最后一个子帧中H4或者K4字节到来时即各VCG中最晚到达成员的到达时间信息作为该VCG成员排序许可标志，将该VCG编入队列中等候；0056当某个VCG的最晚到达成员对应的子帧中H4或者K4字节到来时，表示该VCG的所有成员的相同复帧的结尾均已到来，此时可以对该VCG进行成员排序，但是，由于是多VCG成员排序，因此，并不一定能马上进行排序，这个时候，可以依据排队的策略即按照各VCG成员排序许。

23、可标志的确定时间的先后顺序排队，编入排序等待队伍，排序完之后退出队伍。0057本实施例中，K个VCG排队的顺序是1、K、2。0058步骤504确定排序到调用排序结果的允许时间间隔，以保证在需要调用排序结果前完成所有VCG的成员排序，其中，该排序到调用排序结果的允许时间间隔的值是，所有VCG同时到达时成员排序所需的总时间T1和一个VCG内最晚到达通道的复帧中最后一个子说明书CN101938320ACN101938323A5/6页8帧的H4或者K4位置与下一复帧帧头开始的时间间隔T2中的较大值；0059具体地，计算好排序一个VCG需要的时间VI，以这个时间VI乘以支持的VCG个数本实施例中即为K得。

24、到一时间间隔VIK即为T1，以及一个VCG内最晚到达成员对应的通道的复帧中最后一个子帧中H4或者K4字节到来时与该通道下一复帧帧头到来时的时间间隔TI即为T2，将时间间隔VIK和时间间隔TI中较长的时间间隔作为排序到调用排序结果的允许时间间隔；0060这主要是因为确定排序到调用排序结果的允许时间间隔时，要考虑到最紧凑情况下即每个VCG的最晚到达通道的复帧结尾时刻同时到来或者相继到来能保证需要调用排序结果前完成成员排序，此时，排序到调用排序结果的允许时间间隔至少为所有VCG成员排序需要的时间总和T1即VIK。还要考虑到另一个边界情况，即某个VCG的最晚到达通道的复帧中最后一个子帧的H4或者K4字。

25、节到来的时刻无其他VCG在等待排序即该VCG可立即启动排序，此时，排序到调用排序结果的允许时间间隔为VCG内最晚到达通道的复帧中最后一个子帧的H4或者K4字节到来时与下一个VCG内最早到达通道的复帧帧头的时间间隔T2即TI。因此，为了保证各种情况下需要调用排序结果前都已完成成员排序，要比较VIK和TI，从中选择较长的时间作为排序到调用排序结果的允许时间，其中，TI是由帧结构决定的，是固定值，VI是由排序算法决定的，K是VCG个数，由应用环境决定。0061该步骤中，可以通过设置VCG的读方向复帧帧头开始时间以保证排序到调用排序结果的允许时间间隔的实现，即设置VCG的读方向复帧帧头开始时间，使得设。

26、置后VCG的读方向复帧帧头开始时间比该VCG的上一写方向复帧中最晚到达成员对应的子帧结尾时刻即该VCG的最晚到达通道复帧中最后一个子帧的H4或者K4字节到来的时刻至少延迟排序到调用排序结果的允许时间间隔。0062在本实施例中，如图4B所示，通过控制开始调用上次排序结果的时间点，保证需要调用排序结果的时间点，不早于完成全部VCG排序所需要的时间。例如，以VCG1作为基准，在VCG1最晚到达通道的复帧结尾到来之前，也还没有其他VCG编入等待排序的队列；当VCG1最晚到达通道的复帧结尾到来的同时或者随后，其它VCG也都同时到来或者相继到来；因而，这是理论上的最紧凑排序情况，通过调节每个VCG下一复帧。

27、开始的时刻，也就是需要调用排序结果的时刻，来保证所支持的全部VCG即使是同时到来或者相继到来，依然能按时完成排序。0063步骤505对各个VCG进行查询，对已经编入等候队列的VCG依次进行成员排序；0064该步骤只需要对进入排序流程的VCG进行成员排序即可。其中，排序电路模块根据排队队列依次对等候队列中的VCG进行排序；0065在本实施例中，如图4B所示，根据步骤503的队列排序结果，K个VCG排队的顺序是1、K、2，则步骤505进行排序的VCG顺序也是1、K、2。先进行VCG1的成员排序，排序结果是SQ为0、1、2、3、4的5个成员分别对应通道9、8、6、5、7；依次进行，然后进行VCGK的。

28、排序，排序结果是SQ为0、1、2的3个成员分别对应通道I2、I、I1；最后进行VCG2的排序，排序结果是SQ为0、1、2、3的4个成员分别对应通道1、4、3、2。0066步骤506每个VCG排序结束后，将排序结果存储到RAM中，当满足所确定的排序到调用排序结果的允许时间间隔时，可查询排序结果，其中，成员次序恢复模块根据每个VCG的恢复序列号依次读取对应的VC通道，完成成员排序的全部过程；说明书CN101938320ACN101938323A6/6页90067该步骤中，满足所确定的排序到调用排序结果的允许时间间隔指VCG的读方向复帧帧头开始时间到达时，读取排序结果，其中，VCG的读方向复帧帧头开。

29、始时间比该VCG的上一写方向复帧中最晚到达成员对应的子帧结尾时刻即该VCG最晚到达通道的复帧结尾时刻至少延迟排序到调用排序结果的允许时间间隔。0068在上述流程中，步骤504中确定排序到调用排序结果的允许时间间隔可以是在步骤501或502之前任一步操作，即排序到调用排序结果的允许时间间隔也可以事先配置。0069从上述实施例可以看出，本发明技术方案用一个成员排序电路即可实现多VCG的成员排序，因此，相比现有技术，大大降低了多VCG情况下的硬件逻辑资源消耗。0070总之，本发明并不限于上述实施方式，在不脱离本发明的精神和范围内，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应该落在本发明的保护范围之内。说明书CN101938320ACN101938323A1/4页10图1图2说明书附图CN101938320ACN101938323A2/4页11图3说明书附图CN101938320ACN101938323A3/4页12图4A图4B说明书附图CN101938320ACN101938323A4/4页13图5说明书附图CN101938320A。