一种适用于Buck DC‑DC变换器DCM模式的控制电路 【技术领域】
本发明属于集成电路技术领域，具体涉及一种适用于Buck(非隔离的降压开关电源电路)DC‑DC变换器DCM模式的控制电路。
背景技术
当今，消费类电子技术正处于高速发展期。人们对消费电子产品，特别是便携式电池供电类消费电子产品的需求与日俱增。随着半导体工艺技术的飞速进步以及消费者对产品功能需求的不断加强，产品中芯片的规模也在不断扩大。这必然导致芯片功耗的增加，从而大大减小产品电池的使用时间。对于手持设备而言，电池的使用时间是消费者最为关心的问题之一。由于电池的输出电压随着使用时间的变化而变化，因此需要电源管理芯片给内部的电路提供稳定的电源电压，所以电源管理芯片的效率成为一个非常重要的问题。低功耗已成为电源管理芯片必须考虑的因素之一。
电源管理芯片是电池供电设备中必须的芯片之一，在电池供电设备中，如手机，PDAs等，他们大部分时间是处于待机模式，也就是说，这时候的负载电流比较低，电池不需要为内部电路提供太多的电流，所以在这种情况下电源管理芯片的效率是尤为重要的。电池电压一般是从2.7V变化到4.2V，设备内部集成电路的电源电压一般为1.8V，甚至更低，所以需要的电源管理芯片的一般是Buck DC‑DC变换器。而Buck DC‑DC变换器主要由集成电路控制部分以及外接的电感和电容组成。
对于Buck DC‑DC变换器而言，在低电流负载的情况下，如果一直处于连续电流模式(CCM，continuous current mode)，当电感电流为负时，电感电流就会通过电源管理芯片里面的下拉管直接拉到地，而没有流经负载，这样对电源管理芯片的效率是一个大大的浪费，所以在出现电感电流为负的情况，就采用DCM模式(断流模式)，切断电感电流到地的通路，使电感中的电流储存在电感和电容上而不是被白白的释放掉，这样就可以大大提高低负载电流情况下电源管理芯片的效率。本发明提出了一种新型的DCM控制电路，具有结构简单，易于实现，具有较强的应用潜力。
【发明内容】
本发明的目的在于提出一种新的适用于Buck DC‑DC变换器DCM模式的控制电路，以提高Buck DC‑DC变换器的效率，迎合当今低功耗电路设计的趋势以满足未来电子产品的发展要求。
BuckDC‑DC变换器的功率级拓扑结构如图4所示，图4中的功率管Mp，Mn分别由两项非交叠时钟Vp，Vn控制。这样避免了Mp，Mn同时导通的情况，减小不必要的功耗，提高效率。当上拉管导通时，由上拉管为负载提供电流，如图5所示；当下拉管导通时，由电感和电容储存的能量为负载提供电流，此时SW点电压为负值，如图6所示；如果负载电流较小，一段时间后流过电感的电流就会反向，电容上的电荷一边为负载提供能量，一边经过电感，下拉管来释放能量，这时SW点电压为正值，如图7所示，这对于效率而言是一个极大的浪费。
本发明提出的一种新的适用于Buck DC‑DC变换器DCM模式的控制电路，由比较器，带置位端的D触发器，与门和异或门组成，具体电路如图1所示。其中：比较器1是用MOS管源端作为输入端，它的优点是可以比较正负电压。两个功率管Mp，Mn漏端信号SW和地Vss分别接比较器的正负端，比较器的输出电压Vc作为D触发器2的时钟输入，D触发器的置位端由未经校正原始时钟Vn来控制，数据输入端接高电平Vdd；D触发器的输出端和DCM控制端输入到与门3，并将输出结果和未经校正原始时钟Vn输入到两输入异或门4，这样就可以得到Buck DC‑DC变换器下拉管Mn的时钟控制信号Vnn，变换器上拉管Mp时钟信号Vp与未经校正原始时钟Vn互为非交叠时钟信号。
比较器采用MOS源端输入，并且最后一级是反相器以提高驱动能力。
带置位端的D触发器，用比较器的输出Vc作为时钟控制信号，高电平Vdd作为数据输入，未经校正原始时钟Vn作为置位信号。
利用与门来实现是否采用DCM模式的控制信号，与门的一个输入信号为使能信号En，来决定比较器的输出信号Vc是否有效，从而来判断是否采用DCM模式。
本发明中，Buck DC‑DC变换器功率级的上拉功率管Mp源端接输入电压Vin，漏端与下拉功率管Mn漏端相连，下拉功率管Mn管源端接地信号Vss。电感L一端与Mp，Mn管漏端相连，电感L另一端与负载电容C以及负载电流Iload相连，负载电容C的另一端接地信号Vss，负载电流Iload也流到地Vss。在下拉管Mn导通阶段，比较器比较SW点电压与Vss点电压，当在下拉管Mn导通阶段，SW点电压出现从负值到正值的翻转，那么比较器输出Vc就会出现一个从低到高的跳变，这个跳变输入到D触发器的时钟端，而D触发器的置位端是由与上拉管Mp的非交叠信号Vn控制，在非上拉管导通阶段，D触发器置位端为高，D触发器正常工作。D触发器的数据输入端接高电平，在此阶段，也是下拉管Mn导通的阶段，如果出现了SW点的电压由负值变成了正值，那么输出将变成高，在置位信号Vn为低电平时，输出被置位为低电平。所以在下拉管导通阶段，如果SW点出现正值，也就是电感电流变为负值，那么在这个阶段内，D触发器的输出将会是高电平，它与上拉管时钟Vc的非交叠时钟输入到异或门，输出信号Vnn输入到BuckDC‑DC变换器的下拉管Mn，就可以实现当电感电流为负值时，下拉管关断，而不会使电容上的能量通过下拉管被浪费掉，从而提高Buck DC‑DC变换器的效率。同时利用一个与门，来控制是否使DCM电路有效，当En信号为高时，D触发器的输出可以进入异或门，而当En信号为低时，与门输出为低那么，D触发器的输出没有进入异或门，此时异或门的输出仅仅就是上拉管的非交叠时钟Vn，通过它的控制实现的是CCM而非DCM，所以，En信号的作用是用来选择使Buck DC‑DC变换器工作在CCM或者DCM，实现电路的可配置。
本发明中比较器采用MOS管源端作为信号的输入端，如图2所示，这样就可以实现输入信号为正值和负值的比较，最后一级采用反相器以提高电路的驱动能力。
【附图说明】
图1.DCM控制电路与Buck DC‑DC变换器功率级整体电路图。
图2.DCM控制电路中比较器电路图。
图3.DCM控制电路中非交叠时钟时序图。
图4.Buck DC‑DC变换器的功率级拓扑结构。
图5.Buck DC‑DC变换器上拉管导通时的电流情况。
图6.Buck DC‑DC变换器下拉管导通时，电感电流正向流动时情况。
图7.Buck DC‑DC变换器下拉管导通时，电感电流正向流动时情况。
【具体实施方式】
下面结合附图对本发明进行进一步的说明。
如图1所示，本发明中提到的Buck DC‑DC变换器DCM控制电路，它包括比较器，带置位端的D触发器，与门和两输入异或门。Buck DC‑DC变换器功率级的上拉功率管Mp源端接输入电压Vin，漏端与下拉功率管Mn漏端相连，Mn管源端接地信号Vss。电感L一端与Mp，Mn管漏端相连，电感L另一端与负载电容C以及负载电流Iload相连，负载电容C的另一端接地信号Vss，负载电流Iload也流到地Vss。
控制电路中：比较器的正负端输入分别是两个功率管Mp，Mn漏端信号SW和地信号Vss，比较器的输出电压Vc作为D触发器的时钟端CLK的输入，D触发器的置位端S由未经校正原始时钟Vn来控制，数据输入端D接高电平Vdd。D触发器的输出端Q和DCM控制使能信号En输入到与门，并将输出结果和未经校正原始时钟Vn输入到两输入异或门，这样就可以得到Buck DC‑DC变换器功率级下拉管Mn的时钟控制信号Vnn，变换器上拉管Mp时钟信号Vp与未经校正原始时钟Vn互为非交叠时钟信号。
如图2所示，给出了图1中比较器的一种实现方法。由NMOS管M1～M9组成。比较器是用NMOS管M3，M2的源端作为正负输入端，它的优点是可以比较正负电压。偏置电流I1流到M1管的漏端，M1管的漏端和栅端短接产生偏置电压，偏置电压从M1管的栅极接到M2管，M3管和M7管的栅极，M1管的源端接地；M2管，M3管的漏端分别接负载M4管，M5管的漏端，M4管，M5管的栅极接在一起并与M4管漏端相连，M4管，M5管的源极接电源电压Vdd；M3管和M5管漏端接M6管的栅极，M6管的漏极与M7管的漏极接在一起，M6，M7管的源极分别接Vdd和Vss；M6，M7管漏极和M8管，M9管栅极连在一起，M8管，M9管源极分别接Vdd和Vss，M8管，M9管漏极接在一起作为比较器的输出Vout，最后一级是由M8管和M9管构成的反相器能够增加比较器的驱动能力。
如图3所示，给出了图1中非交叠时钟信号Vp，Vn的时序图。图中延时t1，t2保证了Buck DC‑DC变换器功率级的上拉管Mp和Mn不同时导通。
如图4所示，为Buck DC‑DC变换器的功率级拓扑结构，上拉功率管Mp源端接输入电压Vin，漏端与下拉功率管Mn漏端相连，Mn管源端接地信号Vss。电感L一端与Mp，Mn管漏端相连，电感L另一端与负载电容C以及负载电流Iload相连，负载电容C的另一端接地信号Vss，负载电流Iload也流到地Vss。在没有DCM控制电路的情况下，此时Mp，Mn管的栅极控制信号分别接非交叠时钟Vp，Vn。当上拉管导通时，由上拉管为负载提供电流，如图5所示；当下拉管导通时，由电感和电容储存的能量为负载提供电流，此时SW点电压为负值，如图6所示；如果负载电流较小，一段时间后流过电感的电流就会反向，电容上的电荷一边为负载提供能量，一边经过电感，下拉管来释放能量，这时SW点电压为正值，如图7所示，这对于效率而言是一个极大的浪费。
若采用图1中所示DCM控制电路，则当负载电流较大时，如图6所示，当电感电流为正值，那么SW点的电压为负值，DCM控制电路的D触发器的输出为低电平，所以BuckDC‑DC变换器的下拉管的控制信号Vnn和Vn是相同的，当电感电流反向，在下拉管导通的某一时刻就会出现如图7所示的电流流动情况，那么SW点的电压就会变为正值，所以这时，图1中控制电路的比较器就会输出高电平。当D触发器的置位端S输入为低时，D触发器输出为低电平，置位端S输入为高时，D触发器正常工作，上升沿触发。由于这时Vn处于高电平，所以D触发器的输入信号Vdd将会被传送到输出，输出Q端由低电平变为高电平，直到置位端S输入为低，输出Q端信号重新变为低信号。如果En为高，那么这段高电平将会被输入到异或门，与Vn信号进行异或，那么就会在这时输出低电平，关断Buck DC‑DC变换器的下拉管Mn，从而实现了DCM，使电容上的电荷无法通过下拉管损失掉，从而提高Buck DC‑DC变换器的效率。
En信号的加入时实现可配置，当En信号为低时，下拉管的控制信号Vnn就和Vn时相同的，就是与Vp形成非交叠时钟，非交叠时钟的目的是为了防止两个功率管Mp，Mn同时导通，以降低不必要的功耗。那么此时的工作状态就是CCM(连续电流模式)的工作状态，所以通过一个数字信号En的控制，就可以实现Buck DC‑DC变换器在工作状态上的可配置，以比较DCM状态可以更好的节约功耗，提高效率。
本发明提出的Buck DC‑DC变换器的DCM控制电路，结构简单，功耗低，面积小，具有很好的应用前景。