一种升压时钟电路和带该升压时钟电路的电荷泵 【技术领域】
本发明属于电荷泵技术领域，具体涉及一种升压时钟电路和带该升压时钟电路的电荷泵。
背景技术
电荷泵，又称为开关电容式电压变换器，是一种利用“快速”(flying)或“泵送”电容来储能的直流-直流(DC-DC)变换器.电荷泵能使输入电压升高或降低，也可以用于产生负电压。传统的电荷泵通过控制快速电容器的充电和放电，使输入电压以一定因数(0.5，2或3)倍增或降低，得到所需要的输出电压。
目前，常用的电荷泵都带有升压时钟电路。输入的时钟信号CK和反向时钟信号CKB通过升压时钟电路升压后输出为时钟信号CKO和反向时钟信号CKOB；相应的时钟信号CK和反向时钟信号CKB的高低电平差VH增加到输出的时钟信号CKO和反向时钟信号CKOB的高低电平差VOH。这种方法可以方便、有效地提高电荷泵的效率，特别是对于工作电压较低的电荷泵。
图1A是一种现有技术中带升压时钟电路的电荷泵电路。该电荷泵(CHARGE PUMP)的输入电压Vin一般为VDD，经过升压时钟电路(CLOCK BOOSTCIRCUIT)升压后输出电压Vpump。在不考虑其他因素的情况下，输出电压Vpump由输入电压Vin和升压时钟电路的输出电压VOH决定。升压时钟电路如图1B所示，其由一系列的单级升压时钟电路(CK_BST)级联而成。输入的时钟信号CK和反向时钟信号CKB的高低电平差为工作电压VH。输出的时钟信号CKO和反向时钟信号CKOB的高低电平差VOH较高。CKO和CKOB用于控制电荷泵中的快速电容的充放电。
图2是现有技术中一种常见的单级升压时钟电路。从图中可以看出，该单级升压时钟电路(CK_BST)的供电电压为VDD′。当CK由高电平VH变为低电平(接地)、CKB由低电平(接地)变为高电平VH时，NMOS管m5关闭、PMOS管m3导通；NMOS管m6导通、PMOS管m4关闭；NMOS管m1导通。电容c1开始被预充电至两端的电压为VDD′，由于电容两端的电荷不能突变，因此其两端电压值不变，所以节点A的电压通过电容c1抬高到一个较高的电压VH+VDD′。由于m3导通，所以OUTB端的输出电压为VOUTB＝VH+VDD′。同时节点B通过m2被预充到电压VDD′，输出端OUT通过m6接通到地(ground)。
CK由低电平(接地)变为高电平VH、CKB由高电平VH变为低电平(接地)时，NMOS管m5导通、PMOS管m3关闭；NMOS管m6关闭、PMOS管m4导通；NMOS管m2导通。电容c2开始被预充电至两端的电压为VDD′，由于电容两端的电荷不能突变，因此其两端电压值不变，所以节点B的电压通过电容c2抬高到一个较高的电压VH+VDD′。由于m4导通，所以OUT端的输出电压为VOUT＝VH+VDD′。同时节点A通过m1被预充到电压VDD′，输出端OUTB通过m5接通到地(ground)。
综上所述，CK和CKB的高低电平差VH经过单级升压时钟电路后变为VOH＝VH+VDD′。所以，若有N级单级升压时钟电路级联组成升压时钟电路，每一级单级升压时钟电路的供电电压可以不相同，分别为VDD 1～VDD N。那么该升压时钟电路最终输出的时钟信号的CKO和反向时钟信号CKOB的高点电平差VOH＝VH+VDD 1+VDD 2+…+VDD N。
然而，这种结构的缺点是各单级升压时钟电路供电电压VDD 1～VDD N都较低时，为了得到满足要求的电荷泵的输出电压Vpump，升压时钟电路的级数N就需要增大，也就是说需要更多的单级升压时钟电路(CK_BST)级联。实际电路中，电压VDD 1～VDD N并不是恒定不变的。有一个变化幅度。为了保证电荷泵的性能，设计升压时钟电路的级数时，以电压VDD 1～VDD N的最低电压为准。那么当电压VDD 1～VDD N都为最高时，由于升压时钟电路的级数N很大、每一级单级升压时钟电路的输出的时序信号高低电平差都有增加，经升压后输出的时钟信号CKO和反向时钟信号CKOB的高低电平差就会很大。由此导致大的放电电流会带来许多不好的问题，如快速反向(snapback)或闩锁效应。通常情况下，各单级升压时钟电路供电电压VDD 1～VDDN取同一电压值VDD′(如图4所示)，共用一个电压源，也同样存在这一问题。
【发明内容】
本发明需要解决的技术问题是在供电电压较低且有波动时，传统的升压时钟电路放大倍数很大且固定不变，会产生很大的放电电流。带有传统的升压时钟电路的电荷泵也会有同样地问题。
为解决上述技术问题，本发明的总体思路是根据各单级升压时钟电路的供电电压的变化情况调整对应各个单级升压时钟电路所用到的充电电容的大小，以限制升压时钟电路的放大倍数，保证整个升压时钟电路输出的时钟信号和反向时钟信号的高低电平差以及总的积累电荷相对稳定。
为了解决上述技术问题，本发明提供一种升压时钟电路，由至少一级单级升压时钟电路级联而成，所述升压时钟电路中至少有一级单级升压时钟电路与比较选择电路相连，所述比较选择电路根据与之相连的所述单级升压时钟电路的供电电压调控所述与之相连的单级升压时钟电路的电容大小。
可选的，所述单级升压时钟电路的供电电压和与之相连的比较选择电路的输入电压相同。
可选的，所述单级升压时钟电路包含可变电容，所述可变电容的大小受与所述单级升压时钟电路相连的比较选择电路调控。
可选的，所述单级升压时钟电路包含一个或多个并联的充电电容。
可选的，所述比较选择电路包括将输入电压分压的一个或多个串联电阻，所述输入电压的分压值分别与一参考电压经比较器比较，一所述比较器的比较结果控制所述单级升压时钟电路中至少一充电电容的工作状态。
可选的，所述比较器通过开关与所述充电电容相连，所述开关的开关状态由所述比较结果决定。
可选的，一所述比较器通过一所述开关控制一所述充电电容的工作状态。
可选的，所述比较结果为所述输入电压的分压值小于或等于所述参考电压时，对应的开关导通。
可选的，每一单级升压时钟电路与一比较选择电路相连。
可选的，所述各单级升压时钟电路的供电电压相同。
可选的，所述各单级升压时钟电路内并联的充电电容大小相同。
可选的，各个单级升压时钟电路内并联的充电电容个数相同。
可选的，所述各单级升压时钟电路结构相同。
可选的，所述与各个单级升压时钟电路相连的比较选择电路相同。
可选的，所述各个单级升压时钟电路可以共用一个比较选择电路。
为解决上述技术问题，本发明还提供了一种电荷泵电路，包括电荷泵和上述升压时钟电路，所述升压时钟电路对所述电荷泵进行充电。
可选的，每一单级升压时钟电路与一比较选择电路相连。
可选的，所述各单级升压时钟电路的供电电压相同。
可选的，所述电荷泵的输入电压与所述各单级升压时钟电路的供电电压相同。
可选的，所述各单级升压时钟电路内并联的充电电容大小相同。
可选的，各个单级升压时钟电路内并联的充电电容个数相同。
可选的，所述各单级升压时钟电路结构相同。
可选的，所述与各个单级升压时钟电路相连的比较选择电路相同。
可选的，所述各个单级升压时钟电路可以共用一个比较选择电路。
与传统的升压时钟电路和电荷泵电路相比，本发明提供的升压时钟电路和电荷泵电路具有的优点和有益效果是用比较选择电路根据单级升压时钟信号的供电电压的变化情况调整对应各个单级升压时钟电路所用到的充电电容的大小，以限制升压时钟电路的放大倍数，保证整个升压时钟电路输出的时钟信号和反向时钟信号的高低电平差以及总的积累电荷相对稳定。克服了传统的升压时钟电路和电荷泵电路容易产生大的放电电流，导致如快速反向(snap back)或闩锁效应等问题的缺陷。
【附图说明】
图1A是现有技术中带升压时钟电路的电荷泵电路结构框图；
图1B是图1A中的升压时钟电路结构框图；
图2是现有技术中的单级升压时钟电路结构示意图；
图3是本发明提供的带有比较选择电路的升压时钟的结构框图；
图4是本发明提供的单级升压时钟电路；
图5是本发明提供的单个比较选择电路的电路图；
图6是本发明提供的共用一比较选择电路的升压时钟的结构框图；
图7是本发明提供的带升压时钟电路的电荷泵电路。
【具体实施方式】
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明作进一步的详细描述。
如图2所示，从电荷对电容的充电角度来看，各单级升压时钟电路的电容设为C，充电电压为VDD′，那么单级升压时钟电路的充电电荷Q＝C*VDD′。N级单级升压时钟电路串联；每一级单级升压时钟电路的电容可以不一样，分别为C1～CN；每一级单级升压时钟电路的供电电压也可以不一样，分别为VDD 1～VDD N(如图3所示)。那么整个升压时钟电路积累的电荷Q′＝Q1+Q2+…+QN＝C1*VDD 1+C2*VDD 2+…+CN*VDD N。要减小因VDD 1～VDD N过大导致电荷Q′过多而产生的不利影响，可以根据电压VDD 1～VDDN的变化情况，分别减小对应各个单级升压时钟电路的电容C1～CN。也可以减小部分单级升压时钟电路的电容，只是其效果不如前者。当各单级升压时钟电路的供电电压都为VDD′时，只需要根据共用的电压VDD′的变化情况，减小各个单级升压时钟电路的电容C1～CN。此时，Q′＝Q1+Q2+…+QN＝(C1+C2+…+CN)*VDD′。通常情况下，各个单级升压时钟电路的电容相等，都为C，即C1＝C2＝…＝CN＝C。
综上所述，可以先分别检测电压VDD 1～VDD N的变化情况，然后根据其变化调整对应各个单级升压时钟电路电容的大小，以限制升压时钟电路的放大倍数，保证时钟信号CKO和反向时钟信号CKOB的高低电平差VOH以及总的积累电荷Q′相对稳定。作为一种优选的方式，单级升压时钟电路的电容可以为一个或多个并联的充电电容，通过改变各单级升压时钟电路的并联的充电电容的个数来改变单级升压时钟电路电容的大小。各单级升压时钟电路用一比较选择电路与之相连，控制该单级升压时钟电路内并联的充电电容的个数。另外，单级升压时钟电路的电容也可以为其他可以调整大小的可变电容，如一个或多个串联的充电电容，不限于本实施例所述的方式。
图3就是本发明提供的带有比较选择电路的升压时钟电路一个实施例的结构框图。从图3中可以看出，升压时钟电路由一个单级升压时钟电路或多个(N级)单级升压时钟电路CK_BST 1～CK_BST N级联而成。各单级升压时钟电路CK_BST 1～CK_BST N的供电电源为VDD 1～VDD N。对一个或多个(图中为全部)单级升压时钟电路中的每一个分别配备一个比较选择电路。该比较选择电路可根据与其相连的单级升压时钟电路的供电电压的变化控制该单级升压时钟电路的电容的大小。具体来说，各个比较选择电路的输入电压与对应相连的单级升压时钟电路的供电电压存在一个固定的对应关系。当单级升压时钟电路的供电电压发生变化，对应的比较选择电路的输入电压也发生相应的变化，于是比较选择电路就可以根据该电压变化控制与之对应相连的单级升压时钟电路电容的大小。图3中所示的比较选择电路的输入电压与对应相连的单级升压时钟电路的供电电压相等，但也可以由其他固定对应关系，如比较选择电路的输入电压为对应相连的单级升压时钟电路的供电电压的倍数(2倍、3倍等)，并不限于本实施例所述。
本实施例的升压时钟电路中所采用的单级升压时钟电路如图4所示。比较图4和图2中可以看出，本实施例的单级升压时钟电路与传统的单级升压时钟电路的区别仅在于含有一个或多个并联的充电电容，且每一个充电电容与一个开关SW相连。通过控制开关SW就可以控制与该开关SW相连的电容的工作状态，即是否对升压做出贡献。并联的充电电容大小可以相同，也可以不相同。优选的取大小相同的充电电容并联。
图5是本发明提供的单个比较选择电路的电路图。从图5可以看出，比较选择电路将输入电压VDD′通过串联的电阻R1～Rm进行分压，将各个电阻对应的分压值V1～Vm与参考电压VREF通过比较器进行比较。所获得的m个比较结果分别用以控制与该比较选择电路相连的单级升压时钟电路中的m个开关SW。每个开关SW根据与之相连的比较器的比较结果决定自身的开关，进而控制与该开关SW相连的电容是否对升压做出贡献。当然，每个比较结果也可以通过一个或多个开关控制多个并联电容的工作状态。用于分压的电阻的个数和各个电阻的大小以及相对关系，可以结合参考电压VREF和实际需要灵活选择。例如，输入电压VDD′最小值为3V，单级升压时钟电路有3个充电电容和3个开关。比较选择电路有3个电阻R1＝R2＝R3＝1欧姆，所对应的分压值分别为1V，2V，3V。设定参考电压为3V。当输入电压VDD′为3V时，所有分压均不小于参考电压，那么单级升压时钟电路的3个开关打开，3个充电电容都参与充电，满足整个升压时钟电路对积累电荷的要求。当输入电压VDD′超过3V，例如为3.6V时，各分压值分别为1.2V，2.4V，3.6V，那么只有前两个分压值经比较器比较的结果是小于参考电压，与该比较器相连的开关打开，对应的电容参与充电；而3.6V的分压值大于参考电压，与对应比较器相连的开关关闭，对应的电容不参与充电。因此，当输入电压VDD′增大后，单级升压时钟电路并联的充电电容个数由3个变为2个，从而使得单级升压时钟电路的电容大小减小了。可以根据输入电压VDD′的变化情况以及电路调节的精度，选择合适的电阻R1～Rm、充电电容的大小和个数。
如前面所述，各单级升压时钟电路都可以通过上述方法根据各自供电电压的大小变化调整各自充电电容的大小。整个升压时钟电路积累的电荷Q′＝Q1+Q2+…+QN＝C1*VDD 1+C2*VDD 2+…+CN*VDD N，各单级升压时钟电路充电电压VDD 1～VDD N的增大与各级各个单级升压时钟电路充电电容的减小相互抵消，从而保持整个升压时钟电路积累的电荷Q′的相对稳定。为了获得较好的效果，使得积累的电荷Q′保持不变，需要综合考虑各个单级升压时钟电路并联的充电电容个数、分压电阻的个数和相对大小以及参考电压的选择。
作为一种优选的方式，单级升压时钟电路内并联的各个充电电容大小相同。
进一步的，作为一种优选的方式，各个单级升压时钟电路内并联的充电电容个数相同，因此各个单级升压时钟电路的电容大小相同。
作为一种优选的方式，各个单级升压时钟电路结构相同。即升压时钟电路由一级或多级重复的单级升压时钟电路级联而成。
作为一种优选的方式，各个单级升压时钟电路的供电电压相同。
作为一种优选的方式，与各个单级升压时钟电路相连的比较选择电路相同。
作为一种优选的方式，各个单级升压时钟电路供电电压相同，均为VDD′，可以共用一个比较选择电路(如图6所示)。该共用的比较选择电路的每个比较器分别控制各个单级升压时钟电路(CK_BST)中相应的一个开关的开关状态。VDD′与VIN具有前文所述的固定的对应关系。
图7是本发明提供的应用上述带有比较选择电路的升压时钟电路的电荷泵电路。从图中可以看出，电荷泵(CHARGE PUMP)的输入电压为Vin，输出电压为Vpump，由前文所述的带有比较选择电路的升压时钟电路(CLOCK BOOST CIRCUIT)对其进行充电。
作为一种优选的方式，电荷泵(CHARGE PUMP)的输入电压为Vin与各个单级升压时钟电路的充电电压VDD′相同，都取系统提供的电源电压VDD，这样更加节约资源。
在不偏离本发明的精神和范围的情况下还可以构成许多有很大差别的实施例。应当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体实施例。