利用多晶硅场极板保护沟道区的LDMOS结构 【技术领域】
本发明涉及一种半导体器件，具体涉及一种高压集成电路制造器件，尤其涉及一种利用多晶硅场极板保护沟道区的LDMOS(横向扩散金属氧化物半导体)结构。
背景技术
LDMOS(横向扩散金属氧化物半导体)是一种高压大功率的半导体器件，被广泛应用于功率集成电路。目前常用的LDMOS结构如图1和图2所示，LDMOS包括深阱、源极、漏极、栅极、沟道区，源极、漏极、栅极和沟道区都在深阱中，源极和沟道区位于栅极的一侧，漏极位于栅极的另一侧。源极、深阱和漏极的掺杂类型相同，源极、深阱和沟道区的掺杂类型相反。正常工作时，源极和沟道区接较低的电位(绝对值)，漏极接较高的电位(绝对值)。由于在沟道区边缘远离栅极的地方表面电场比较集中，沟道区与漏极在这一区域地击穿电压较低，这常常限制器件的最高工作电压。
【发明内容】
本发明要解决的技术问题是提供一种利用多晶硅场极板保护沟道区的LDMOS结构，能减少LDMOS衬底与漏极之间的表面电场，以提高LDMOS的击穿电压。
为解决上述技术问题，本发明提供一种利用多晶硅场极板保护沟道区的LDMOS结构，包括：深阱、源极、漏极、栅极和沟道区，其中，源极、漏极、栅极和沟道区都在深阱中，源极和沟道区位于栅极的一侧，漏极位于栅极的另一侧。源极、深阱和漏极的掺杂类型相同，源极、深阱和沟道区的掺杂类型相反。在沟道区与深阱边缘上方设有多晶硅场极板，或在沟道区与漏极的PN结边缘上方设有多晶硅场极板。
所述的多晶硅场极板呈环状覆盖住沟道区与深阱或漏极的PN结。
和现有技术相比，本发明具有以下有益效果：本发明由于在沟道区与深阱或漏极的PN结边缘上方增加了多晶硅场极板，使多晶硅下方的深阱或漏极的表面耗尽，使得沟道区和漏极的表面电场被减弱，从而改善了表面电场的分布，以提高LDMOS的击穿电压。所以，器件的最高电压得到提高。
【附图说明】
图1是现有LDMOS结构的平面示意图；
图2是现有LDMOS结构的截面示意图；
图3是本发明利用多晶硅场极板保护沟道区的LDMOS结构的平面示意图；
图4是本发明利用多晶硅场极板保护沟道区的LDMOS结构的截面示意图。
【具体实施方式】
下面结合附图和实施例对本发明作进一步详细的说明。
如图3和图4所示，在本发明中，LDMOS结构，包括：深阱、源极、漏极、栅极和沟道区，其中，源极、漏极、栅极和沟道区都在深阱中，源极和沟道区位于栅极的一侧，漏极位于栅极的另一侧。源极、深阱和漏极的掺杂类型相同，源极、深阱和沟道区的掺杂类型相反。在沟道区与深阱边缘上方设有多晶硅场极板，或在沟道区与漏极的PN结边缘上方增加多晶硅场极板使多晶硅下方的漏极表面耗尽，从而改善了表面电场的分布，提高了沟道区与漏极的击穿电压。
在版图设计上将多晶硅场极板做成环状覆盖住沟道区与深阱，或覆盖住沟道区与漏极的PN结。然后，再经过以下常规的LDMOS制作工艺流程，就可以得到在沟道区有多晶硅场极板保护的LDMOS：1.深阱注入和推阱；2.漏极注入和推阱；3.有源区制作；4.低压阱注入；5.沟道区注入；6.栅氧化层生长；7.多晶硅栅极制作；8.N-低掺杂漏注入；9.P-低掺杂漏注入；9.侧墙制作；10.P+注入；11.N+注入；12.开接触孔；13.制作金属互连线。