本发明涉及一种用于彩色电视接收机的彩色信号阶跃增陡电路。它包括一个斜率检测器，当信号超过某一预定的幅度阈值时，斜率检测器就发出一个切换信号使两个色差信道在其系统上升期间分别输出一个替代信号。这种能改善彩色信号阶跃的电路在VALVO发表的题为“技术信息840228（即1984年2月28日）：采用TDA4560电路延迟彩色信号和亮度信号以增陡斜度”一文中已予说明。 色差信道带宽要比亮度信道带宽窄得多，目前采用的电视标准规定约为亮度信道带宽的1/5。这就导致在彩色信号突变时造成彩色阶跃模糊不清（称为“彩色镶边”），例如在彩条测试信号的边沿处可以看到，这是因为与其在一起的亮度信号相比，其传输通带太窄，而彩色信号阶跃约需五倍的持续时间，所以会产生上述情况。先有技术电路使彩色信号的慢升沿变陡主要是由于应用了适当的模拟电路（因为色差信号和亮度信号往往是以模拟信号的形式出现并予以处理的），通过适当地延迟色差信号和亮度信号，并在延迟终了时将色差信号的边沿增陡的途径来实现的。
本发明要解决的问题就是以下述方式来修改先有技术应用模拟电路的原则，即在现有的彩色电视接收机中采用带有斜率检测器的数字信号处理电路（参阅“电子学”1981年8月11日第9至103页），它不仅符合先有技术电路所符合的有某一预定的幅度阈值的标准，而且还符合另一附加的标准。
远在解决此问题所具有的优点以外的其它一些优点将从以下本发明的说明并结合附图就会看得更清楚。
图1是本发明的第一实施例的方框图。
图2是图1实施例改进电路的方框图。
图3是图1和图2的斜率检测器的实施方框图。
图4示出说明本发明基本工作的各种波形图。
图5示出说明图2改进电路工作的各种波形图。
参见图1，数字色差信号yr、yb是以时钟信号f（它是彩色信号副载波频率的四倍）的频率在基带中出现，也就是说，各数据字以此频率一个接一个地出现。如果时钟信号f的次谐波（即此彩色副载波频率自身就是一例）被选作色差信号的解调频率，就象现有的数字彩色电视机那样，这些数字信号必须用数字内插法带到上述时钟信号f的重复频率上。
图1中有二个分别为色差信号yr、yb设置的分路，这两个分路设计得完全相同。Z1分路为色差信号R-Y信道，Z2分路为色差信号B-Y信道。在Z1分路里，R-Y色差信号yr被送到第一延迟部件v1和第一数字斜率检测器fs1的输入端。第一延迟部件v1的输出端连到第一存储器s1和第一开关us1的输入端，而第一存储器s1的输出端连到第一开关us1的另一个输入端。us1的输出端连到第一输出寄存器r1的输入端。
就各个分路的各种电路及其各电路的相互连接而言，B-Y色差信号yb用的第二分路Z2设计得与第一分路z1完全相同，它包括第二数字斜率检测器fs2、第二延迟部件v2，第二存储器s2、第二开关us2和第二输出寄存器r2。
二个斜率检测器fs1、fs2的输出信号分别送到“或”门og的第一、第二输入端，“或”门og的输出端连到程序控制器ab的第一输入端。后者的第二输入端是时钟信号f，其第三输入端是数字信号hz，用此信号可将保持时间预置得等于色差信道系统的上升时间。程序控制器ab的输出端连到第一、第二存储器s1、s2和第一、第二输出寄存器r1、r2的“许可”输入端en，还连接到二个开关us1、us2的控制输入端。
程序控制器ab这样控制这些子电路，在保持时间内某一中间值时出现的R-Y信号值yr1和B-Y信号值yb1分别被读入存储器s1和s2。此保持时间的中间值最好是处于保持时间的正中。此外，在增陡前沿相应于此中间值处，最好是在其半幅值处，程序控制器将存储器s1和s2的存储内容分别经过相关的开关us1和us2送入相关的输出寄存器r1和r2，而除了在此增陡前沿中间值的瞬间以外的全部时间，相关的输出寄存器r1、r2的输入端则一直分别接在延迟部件v1和v2的输出端上。
图2的方框图示出图1实施例的改进电路，实际上改进部分主要包括：图1中的第一、第二存储器s1、s2又补充了第三、第四存储器s3、s4，s3、s4分别地与相关的存储器s1、s2并联连接;图1中的二个开关us1、us2扩展成多位开关us1′、us2′，每个开关附加一位，其输入端分别连到第三存储器s3和第四存储器s4的输出端。
图2的改进部分还包括图1中的程序控制器ab，在图2中此程序控制器由计数器c2（它计数时钟信号s的脉冲）、解码器dc和“与”门u2组成。计数器c2“起动”输入端st连到“或”门og的输出端，而其“停止”输入端sp受解码器dc控制。数字信号hz送到解码器dc（参看图1）。
根据读出在保持时间的前1/3终了时出现的R-Y和B-Y信号值（即yr′和yb1′值分别送入第一存储器s1和第二存储器s2）和读出在保持时间的第二个1/3的终了时出现的R-Y和B-Y的信号值（即yr2和yb2值分别送入第三存储器s3和第四存储器s4）使计数器c2的数解码。在增陡前沿的第一个1/3终了时，存储器s1和s3的内容通过开关us1′送入输出寄存器r1，在此前沿的第二个1/3终了时，存储器s2和s4的内容通过开关us2′送入输出寄存器r2。除了分别在此增陡前沿的前二个1/3的终了时间以外，这二个输出寄存器的输入端分别与第一和第二延迟部件v1和v2的输出端相连。
时钟信号f送到“与”门u2的一个输入端，u2的另一个输入端与解码器dc的一个输出端相连，u2的输出连到第一和第二输出寄存器r1、r2的“许可”输入端en。
图3示出斜率检测器fs1、fs2电路的最佳实施例，色差信号yr、yb输入到以下串联组合电路，即第一数字微分电路d1、数字绝对值级bb、第一数字比较器k1的“被减数”输入端m。第一数字比较器k1的“减数”输入端s输入的数字信号相当于幅度阈值，即数字信号ta。
绝对值级bb传送一些无符号的数字值，例如它们没有符号位。绝对值级bb包括一个分电路将负的二进制数（即1或2的补码表示的数）变为相应的正二进制数（即再补码）。
这里所用的“比较器”一词指的是一种数字电路，它将两输入端上的数字信号进行比较，定出这两个信号哪个大，由于这种比较器接近于减法的算术运算，而不接近于加法的算术运算，尽管这种比较器的具体内部电路与加法器更相似，而不象减法器，然而比较器的两个输入端仍然称为“被减数”输入端和“减数”输入端，作减法运算。其三种逻辑输出信号为“被减数大于减数”、“减数大于被减数”和“被减数等于减数”。因此，在正逻辑时，只有“被减数大于减数”，正逻辑电平将在比较器的“被减数大于减数”的输出端出现。当然，如果需要，也可使用负逻辑电平输出，此输出端的“被减数小于减数”的功能出现，即可能用于负逻辑。
在图3的斜率检测器中，第一时钟脉冲计数器c1的“许可”输入端eb和第二数字微分电路d2的一个输入端都与第一比较器k1的“被减数大于减数的输出端ms相连。第一计数器c1的计数输出连到第五存储器s5的输入端，s5的输出端连到第二数字比较器k2的“被减数”输入端m。比较器k2的“减数”输入端s的数字信号相当于时间阈值，即数字信号tt。
第一计数器c1的“复位”输入端re、第五存储器s5的“许可”输入端en和第一“与”门u1的第一输入端都连到第二微分电路d2的输出端。第二比较器k2的“减数大于被减数”输出端sm连到第一“与”门u1的第二输入端，“与”门u1的输出送到图1或图2中的“或”门。上述子电路d1、bb、k1、d2和c1由时钟信号f定时。
图4和图5是说明本发明的电路工作的波形图，图4a示出二个色差信号yr、yb之一的假设波形，应该说明在这些图中为简化起见，通常选择这种形式表示模拟信号。
图4b示出绝对值级bb的输出信号和对应于数字信号ta的幅度阈值。还示出对应于数字信号的时间阈值tt。
图4c示出图4a的假设色差信号当它出现在图1或图2的输出寄存器r1、r2的输出端时的波形。图4a和4c的对比表明右边的最后一个沿已经变陡，这是由于在此沿期间，两边都超过幅度阈值，但未超过时间阈值（参阅第二比较器k2的“减数大于被减数”输出端sm的使用），因此实现了增陡的功能。只有绝对值级bb的输出信号大于幅度阈值，第一比较器k1在“被减数大于减数”的输出端的ms端就输出一个信号。在那期间，第一计数器c1可以一直计数时钟脉冲，直到它被来自第一比较器k1的输出信号的后沿由第二微分电路d2输出的信号复位为止。计数器c1的上述数送到第五存储器，并由第二比较器将它与时间阈限进行比较。如果时间阈值大于计数器c1所计的周期数，则上述功能将被初始化。
图5说明增陡沿是怎样形成的。
为了便于说明，图5a示出一个慢升沿。在图5a和5b曲线上各点间的距离说明时钟信号f的周期。图5c示出输出寄存器r1、r2的“许可”输入端的波形。在图5a和5b之间左边的箭头处，加到r1、r2输入端的以时钟信号f为重复周期的信号被停止，也可以说，有好几个时钟周期没有信号传送到输出寄存器r1、r2，但是以“许可”输入端en的“时钟”读入的信号却保留在这些寄存器里。在输出寄存器r1、r2的“许可”输入端的“时钟”在要增陡沿的起点处重新恢复以后，分别在图5a的慢升沿的第一个1/3和第二个1/3的终了时读入存储器s1、s2和s3、s4的信号值yr1′、yb1′和yr2、yb2分别在此上升沿的第一个1/3和第二个1/3的终了时送到输出寄存器r1、r2。图5a和5b中间右边的箭头就表示在图5a的慢升沿的终点处，图5b的增陡沿已经达到所需的信号值。
输出寄存器r1、r2的“许可”输入端en的“时钟”中断的时间等于输入到图1的程序控制器ab或图2的解码器dc的数字信号hz的持续时间。
按照本发明意图设计的电路能容易地以单片集成电路来实现。当它使用专用数字电路时，它特别适合用绝缘栅场效应晶体管的集成电路（即MOS技术）。