用于高速电导调制功率器件的隧道结键合单晶衬底 本发明属半导体功率器件技术领域。
众所周知，现有电导调制功率器件具有耐压(VB)高、工作电流(IA)大，正向导通电压(VF)低等优点。但其关断时间(Toff)长、开关频率仅为20KHz左右，这已成为其最大的弱点。迄今这类器件一般都采用异性高阻硅厚外延片作为衬底材料，对NMOS驱动为P+/N-结构；对PMOS驱动为N+/P-结构(以下均相同)，如图1所示。采用常规制作工艺在N-(或P-)上制成栅极(G)和阴极(K)，而其P+(或N+)则为阳极(A)。该结构决定了关断时它的阳极(A)没有抽出宽基区内非平衡载流子的作用，只能依靠准中性基区非平衡载流子的自身复合和背注入发射区少子的复合而消失，因此其Toff很长。1985～1987年间相继提出寿命控制技术如电子辐照或中子辐照来降低Toff，直今这仍是减小Toff的主要技术之一；1990～1992年间又提出了再辅以结构上的一些变化：如在P+(N+)阳极与N-(P-)漂移区间增加一个N(P)缓冲层；或优化元胞(Cell)图形，减小沟道长度及元胞间距等达到进一步减小Toff的目的。但这些措施大都会使电导调制作用减弱，从而受到正向压降VF增加的限制。因此这类器件的小Toff和低VF之间是一对主要矛盾。另外，本发明者曾利用非穿通型(NPT)技术的短路阳极，做出了Toff＝0.2～0.3μs的绝缘栅双极晶体管(IGBT)，但由于衬底加工困难，难于获得耐压(VB)在2000V以下的低损耗高速器件。
本发明的任务在于提供一种新结构单晶衬底，在其上采用常规工艺制作各种电导调制功率器件，就可以得到各种相应的高速低损耗电导调制功率器件，从而大大缓解了小Toff与低VF地矛盾。
本发明基于隧道效应原理和电荷控制理论。所提供的新结构单晶衬底是用含有隧道结直接键合(Tunnel Junction Bonding，缩写TJB)单晶衬底代替以往的异性高阻硅厚外延片P+/N-(或N+/P-)。其TJB单晶衬底的结构如图2。它是在N-(或P-)单晶的一抛光面上用离子注入或杂质扩散制作由多组P+/N+/P+(或N+/P+/N+)相间组成的重掺杂层，N-单晶层的厚度可据VB要求按常规原则调变。再在这层的表面用直接键合工艺键合高浓度P+(或N+)单晶而构成的(所谓直接键合工艺是指将两片单晶的各自键合面经亲水处理后进行直接贴合的工艺)。离子注入或杂质扩散形成的N+区(或P+区)与其周围相间的P+区(或N+区)及与直接键合的高浓度P+单晶(或N+单晶)之间形成的隧道结与P+单晶(或N+单晶)一起组成复合的隧道阳极。根据隧道效应原理和电荷控制理论，在器件关断时，隧道结为非平衡载流子提供快速释放通道，隧道阳极尤如一个电荷泵，将非平衡载流子从宽基区内快速抽出，使器件的关断电流急剧下降，从而大大减小了Toff，提高了器件的开关速度。经计算，在相同的条件，例如相同的器件尺寸、材料和VF等情况下，采用本发明比采用寿命控制技术的Toff小2倍以上。且这种结构尚有能使阳极与阴极之间的击穿电压略为增加和输出伏—安特性没有0.7V起始导通电压等优点。同时，由于用单晶衬底取代高阻异性厚外延衬底，不仅使工艺简单，衬底性能更优，而且成本大大降低。另外，由于本发明TJB键合面两侧的P+区(或N+区)面积大大于N+(或P+)区，因此，准中性基区的电导调制能力只受到极小的影响，这已为申请者的实验证明；而寿命控制技术是直接且急剧地减小电导调制非平衡电子和空穴两者的同一寿命τH值，使电导调制作用大大削弱，故VF急剧上升。据实验(Proc.ISPSD.1992.P.155)对三种典型的电导调制器件绝缘栅双极晶体管(IGBT)、发射极开关晶闸管(EST)和基极电阻控制晶闸管(BRT)进行3Mev辐照后测试，随Toff从6～8μs减小，VF开始缓慢增加，当Toff低到0.8μs时VF快速增加，而当Toff减到0.6μs左右时，VF几乎直线上升。因此，小TOFF和低VF之间的矛盾仍旧突出。
本发明所述TJB单晶衬底的设计规则为：如将TJB单晶衬底的N-(或P-)单晶键合面上形成的N+区(或P+区)与P+区(或N+区)在键合面上的有效面积之比定义为隧道电荷抽出因子η，其值将影响器件的Toff：η值愈大，抽出的非平衡载流子愈多，Toff就愈小；但η值又不能过大，否则将使器件的VF增大。经计算表明，η值可选在0.03～0.6之间。
本发明所述的单晶衬底材料是指凡能采用直接键合工艺进行相互贴合的半导体材料，比如硅与硅(Si/Si)、砷化镓与硅(GaAs/Si)、III—V族化合物半导体材料等等。当然，目前的电导调制功率器件采用硅材料制作，随着科学技术的发展，今后将会采用新材料制成更高性能的电导调制功率器件。
在本发明提供的含有隧道结直接键合(TJB)单晶衬底上，采用常规电导调制功率器件的制作工艺，就可得到各类相应的高速电导调制功率器件，如图3、图4、图5、图6及图7所示的各类器件的单元结构图。同时，本发明还特别适用于高速智能功率集成电路(SPIC)。因为在这种电路中既包含有高速VDMOS高压管，中速的IGBT等电导调制高压管，又包含有低压的NMOS或CMOS或BJT电路，它不能利用寿命控制技术来降低非平衡载流子寿命，而采用本发明来提高SPIC中的电导调制功率器件的开关速度就非常适用。
综上所述，本发明提出的新结构TJB单晶衬底，从原理和结构上既解决了电导调制功率器件阳极抽出非平衡载流子的问题，又能按VB需要调控直接键合的高阻单晶层的厚度，这为制备各类高速低损耗和全耐压范围(即从500V左右到数千伏)的电导调制功率器件开辟了一条新路；同时，由于采用单晶直接键合工艺，它不仅比异性高阻厚外延工艺简单，制作容易，且成本低廉，性能更优，并与常规的制管工艺兼容。
本发明的附图说明：
图1是现有技术采用的异性高阻厚外延片结构示意图
图2是本发明的含有隧道结直接键合(TJB)单晶衬底结构示意图
图3是本发明的一种实施例：高速绝缘栅双极晶体管TJB—IGBT单元结构示意图
图4是本发明的另一种实施例：高速MOS控制晶闸管TJB—MCT单元结构示意图
图5是本发明第三种实施例：高速发射极开关晶闸管TJB—EST单元结构示意图
图6是本发明第四种实施例：高速基极电阻控制晶闸管TJB—BRT单元结构示意图
图7是本发明第五种实施例：高速静电感应晶闸管TJB—SITH单元结构示意图
下面结合附图对本发明做进一步说明：
图1是现有技术采用的异性高阻硅厚外延片。它是在P+2(或N+)硅单晶衬底上外延厚的n-1(或p-)层构成的。功率器件就制作在高阻的n-(或p-)层上。
图2是本发明提供的含有隧道结直接键合TJB单晶衬底的结构示意图。其制作方法是：根据功率器件设计的常规原则，折衷选择合适电阻率的单面抛光的N-(或P-)单晶材料1，根据优化η值，在抛光面上选择性注入或扩散高浓度受主(或施主)和施主(或受主)离子，在其表面上形成多个高浓度的P+3/N+4/P+3(或N+/P+/N+)相间组成的一个层，并对其表面进行亲水处理，再与单面抛光好并经亲水处理的高浓度P+(或N+)单晶2进行直接键合，按器件要求将N-层1(或P-)的厚度减薄后抛光，即制成TJB单晶衬底，高速电导调制功率器件的其余部份制作在N-(或P-)单晶层1上。
图3是本发明的一种实施例：高速绝缘栅双极晶体管(TJB—IGBT)的单元结构示意图。按图2所述的工艺制成TJB单晶衬底后，在其上的N-(或P-)单晶面上按常规IGBT的工艺，制作栅极5和阴极6，再在P+(或N+)单晶面上制作隧道阳极的金属电极7，从而制成高速IGBT。对20A/1200V的TJB—IGRT，即使在不采用其它减小Toff的措施的情况下，Toff也可以从1～5μs减小到0.1μs以下，器件的速度大大提高了。
图4是本发明的另一种实施例：高速MOS控制晶闸管(TJB—MCT)单元结构示意图。它是在图2提供的TJB衬底上采用常规的MCT制作工艺制成的，其具体制作方法与图3相似。制成的TJB—MCT的Toff可从原来的数微秒量级减小到0.5μs以下。
图5是本发明的第三种实施例：高速发射极开关晶闸管(TJB—EST)的单元结构示意图。它也是在图2提供的TJB单晶衬底上采用常规的EST制作工艺制成的。由于这种器件的正向压降VF较IGBT和MCT高一个MOS管的压降，在折衷考虑VF和Toff两参数时，η值可选择得略低一些。其Toff可从原来的数微秒量级减小到0.5μs以下。
图6是本发明的第四种实施例：高速基极电阻控制晶闸管(TJB—BRT)单元结构示意图。它也是在本发明提供的TJB(图2)单晶衬底上采用常规的BRT制作工艺制成的。其Toff可从原来的数微秒量级减小到0.5μs以下。
图7是本发明的第五种实施例：高速静电感应晶闸管(TJB—SITH)单元结构示意图。它也是在本发明图2提供的TJB衬底上采用常规的SITH制作工艺制成的。其Toff可从原来的数微秒量级减小到0.5μs以下。