外围组件连接快速扩充系统一致性测试板与方法.pdf

本发明揭露了一种用来测试一外围组件连接快速(Peripheral Component Interconenct Express，PCIE)标准扩充装置、特别是在其上的信号线所传输的信号是否符合PCIE标准的系统与方法。具体实施例揭示一种测试方法，包括：从信号线传送数据信号到一测试板，其中该测试板被设计成能回送一第一部份数据到信号线但是把第二部分数据信号传送到测试装置；以及测试第二部份数据信号是否符合PCIE标准。第一部分数据信号则是通过另外的一第二测试板进行测试，该第二测试板能将第二部分数据信号回送到信号线而把第一部分数据信号传送到测试装置。

1.  一种用来测试符合外围组件连接快速PCIE标准的方法，包括：
提供一PCIE扩充装置，其中该扩充装置上包含有多条信号线以传输多个数据信号；
由该信号线传送该数据信号至一测试板，其中该测试板被设计来回送一第一部份的数据信号至该扩充装置以及传送一第二部份的数据信号至一测试装置；以及
测试该第二部份的数据信号是否符合PCIE标准。

2.  如权利要求1所述的方法，其中该第一部份的数据信号经由该奇数信号线传输数据信号，而该第二部份的数据信号通过该偶数信号线传输数据信号。

3.  如权利要求1所述的方法，其中该第一部份的数据信号经由偶数信号线传输数据信号，而该第二部份的数据信号经由该奇数信号线传输。

4.  如权利要求1所述的方法，其中经由该信号线传送该数据信号至该测试板经由一高密度缆线连接VHDCI连接器。

5.  如权利要求4所述的方法，其中经由该信号线传送该数据信号至该测试板包含有经由该VHDCI连接器连接该测试板到该PCIE扩充装置的一桥接芯片。

6.  如权利要求1所述的方法，其中每一该数据线包含有两对差动电压信号。

7.  如权利要求6所述的方法，其中该每两对差动电压信号包含有一接收对以及一传送对。

8.  如权利要求7所述的方法，其中该测试板被设计来连接该第一部份的数据信号由其该对应的接收对至该对应的传送对传送。

9.  如权利要求1所述的方法，其进一步包含：
经由该信号线传送该数据信号至一第二测试板，该第二测试板被设计来回送该第二部份的数据信号至该扩充装置以及传送该第一部份的数据信号至该测试装置；以及
测试该第一部份的数据信号是否符合PCIE标准。

10.  一种用来测试符合外围组件连接快速PCIE标准，包含：
一PCIE扩充装置，该扩充装置包含有多条信号线用来传输的多个数据信号；
至少一第一测试板，该第一测试板包含多个第一印刷电路用来回送至少一第一部份的数据信号、和多个第二印刷电路用来传送至少一第二部份的数据信号至多个第一连接器进行测试；以及
一第二测试板，该第二测试板包含有多个第三印刷电路用来回送该第二部份的数据信号、和多个第四印刷电路用来传送该第一部份的数据信号至多个第二连接器进行测试。

11.  如权利要求10所述的系统，其中该第一部份的数据信号经由该奇数信号线传输数据信号，而该第二部份的数据信号通过该偶数信号线传输数据信号。

12.  如权利要求10所述的系统，其中该第一部份的数据信号经由偶数信号线传输数据信号，而该第二部份的数据信号经由该奇数信号线传输。

13.  如权利要求10所述的系统，其中该第一测试板或该第二测试板包含有一高密度缆线连接VHDCI连接器用来与该扩充装置连接。

14.  如权利要求13所述的系统，其中该VHDCI连接器用来与该PCIE扩充装置的一桥接芯片连接。

15.  如权利要求10所述的系统，其中每一该数据线包含有两对差动电压信号。

16.  如权利要求15所述的系统，其中该每两对差动电压信号包含有一接收对以及一传送对。

17.  如权利要求16所述的系统，其中该第一印刷电路用来连接回送该第一部份的数据信号由其该对应的接收对至该对应的传送对。

18.  如权利要求16所述的系统，其中该第三印刷电路用来连接回送该第二部份的数据信号由其该对应的接收对至该对应的传送对。

19.  如权利要求10所述的系统，其中该第一连接器与该第二连接器包含有次微版本A连接器。

外围组件连接快速扩充系统一致性测试板与方法
技术领域
本发明涉及用来测试外围组件连接快速扩充系统是否符合PCIE规格的方法与系统。
背景技术
除非在此处另有说明，在此段落中所描述的内容并非为此申请案的申请专利范围的先前技术，且在此段落中所包含的内容并非承认其为先前技术。
外围组件连接快速(Peripheral Component Interconenct Express，PCIE)标准已快速地取代加速图形端口(Accelerated Graphics Port，AGP)标准成为显示卡与计算机系统间最常被使用的接口。不像之前的接口标准，PCIE接口使用多个点对点全双工串行链接来达成双向高频宽的通讯。因为如此，PCIE接口在当今的计算机系统里头可被用来耦合中央处理单元(Central Processing Unit，CPU)与其它的处理单元如图学处理单元(Graphics Processing Unit，GPU)，而能增加整个计算机系统的效能。
在实际应用上，PCIE扩充装置用来连接计算机系统的一主机板以及与多个PCIE插槽连接的外部装置。在PCIE扩充装置数据线传输的数据信号可因此在CPU与外部装置间传输。然而，为了确保PCIE扩充装置能有效运作测试在PCIE扩充装置上传输的信号是否符合PCIE标准便是一种检验的方式。比较不幸的是，目前的测试方法中并没有针对在PCIE扩充装置上传输的数据信号进行测试。
于此领域所需的是一种具有成本效益来测试在PCIE扩充装置上的数据线传递的数据信号是否符合PCIE规格并且解决至少上述问题的方法及系统。
发明内容
本发明说明一种用来测试外围组件连接快速(Peripheral ComponentInterconnect Express，PCIE)标准扩充装置以确认在该扩充装置上的信号线传输的多个数据信号符合PCIE标准的方法。在一具体实施例中，本发明的方法包含有：由信号线传送该数据信号至一测试板，其中测试板被设计来回送一第一部份的数据信号至扩充装置以及传送一第二部份的数据信号至一测试装置，以及测试第二部份的数据信号是符合PCIE标准。
本发明的另一实施例为一种用来测试PCIE标准扩充装置以确认在该扩充装置上的信号线传输的多个数据信号符合PCIE标准的系统，包含：至少一第一测试板，该第一测试板包含多个第一印刷电路用来回送至少一第一部份的数据信号、和多个第二印刷电路用来传送至少一第二部份的数据信号至多个第一连接器进行测试；以及一第二测试板，该第二测试板包含有多个第三印刷电路用来回送该第二部份的数据信号、和多个第四印刷电路用来传送该第一部份的数据信号至多个第二连接器进行测试。
附图说明
所以，可以详细了解本发明上述特征的方式中，本发明的一更为特定的说明简述如上，其可藉由参照到具体实施例来进行，其中一些例示于所附图式中。但应注意所附图式仅例示本发明的典型具体实施例，因此其并非要限制本发明的范围，本发明自可包含其它同等有效的具体实施例。
图1为根据本发明一具体实施例的计算机系统包含有一PCIE扩充装置；
图2A为根据本发明一个具体实施例的简单方块图，用来表示PCIE扩充装置的第一桥接芯片进行PCIE规格测试的连接；
图2B为根据本发明一个具体实施例的简单方块图用来表示PCIE扩充装置的第二桥接芯片进行PCIE规格测试的连接；
图3A为用来让在奇数信号线传输的数据信号进行PCIE规格测试的第一测试板的示意图；
图3B为一示意图，用来说明受测的数据信号是如何在一偶数数据线与第一测试板的对应的两对SMA连接器间传；
图3C为一示意图，用来说明未受测的数据信号是如何由一奇数信号线回送到第一测试板；
图4为一第二测试板被设计用来选择性地传送在奇数数据线的数据信号到测试装置进行测试的一简单示意图；
图5为本发明的PCIE扩充装置的PCIE规格测试方法的流程图。
具体实施方式
本发明描述一种测试PCIE扩充装置是否符合PCIE规格的方法与系统。在本发明的一实施例中，PCIE扩充装置包含有两个桥接芯片，此两桥接芯片通过一PCIE缆线连接。为了测试PCIE扩充系统是否符合PCIE规格，每一个桥接芯片与一测试板连接，而测试板用来传送选择过的数据信号到一测试装置。
图1为根据本发明一具体实施例的计算机系统100(包含有一PCIE扩充装置104)的简单方块图。计算机系统100包含有一主计算机102以及至少一PCIE兼容装置106经由PCIE扩充装置104与主计算机102连接。PCIE兼容装置106可以是至少一显示卡。扩充装置104包含有第一桥接芯片108与第二桥接芯片110。第一桥接芯片108经由一PCIE炼结语主计算机102连接。第二桥接芯片110包含有多个PCIE插槽(未显示)连接PCIE兼容装置106。电子信号经由PCIE缆线112在第一桥接芯片108与第二桥接芯片110间传输。这些信号包含有同步信号以及数据信号等等。第二桥接芯片110被设计来传送这些信号到PCIE兼容装置106插置的PCIE插槽。换句话说，一个在主计算机102上的PCIE插槽可以因此对应到至少一个在第二桥接芯片110上的PCIE插槽。为了确保PCIE扩充装置104正确地运作，测试PCIE扩充装置104是否符合PCIE标准需要确定在第一桥接芯片108与第二桥接芯片110间传输的数据信号与PCIE规格相符。
图2A为根据本发明一个具体实施例的简单方块图，用来表示PCIE扩充装置104的第一桥接芯片108进行PCIE规格测试的连接。第一桥接芯片108与一测试板204连接，如此一来，选择的电子信号可以被传输到测试装置206行测试。在测试进行时，未显示的主计算机亦能第一桥接芯片108连接。在第一桥接芯片108与测试板204间传输的信号包含有同步信号REFCLK以及第一数目的数据信号DATA_M。在测试板204与测试装置206间传输的信号包含有同步信号REFCLK以及第二数目的数据信号DATA_N，其中第二数目的数据信号DATA_N数目少于第一数目的数据信号DATA_M的数目。也就是说，测试板204被设计成传送一部分由第一桥接芯片108输出的数据信号DATA_M到测试装置206，同时回送剩下部份的数据信号DATA-M到第一桥接芯片108。藉由上述方式，测试板204的表面积与拉线复杂度将可因此降低。
图2B为根据本发明一个具体实施例的简单方块图，用来表示PCIE扩充装置104的第二桥接芯片110进行PCIE规格测试的连接。藉由第二桥接芯片110与测试板204的连接，选择的电子信号将可以被传输到测试装置206进行测试。然而，外步同步信号Ext_REFCLK需要被提供来模拟当第二桥接芯片110接收同步信号时的操作状态。
图3A为用来让在奇数信号线传输的数据信号进行PCIE规格测试的第一测试板302的示意图。根据本发明的一具体实施例的第一测试板302包含有一连接器304用来与一桥接芯片301连接。这里的桥接芯片301可以是第一图中的第一桥接芯片108或是第二桥接芯片110。此外，第一测试板302包含有多个次微版本A(Subminiature Version A，SMA)连接器306用来与测试装置307、第一印刷电路310与第二印刷电路315连接。第一印刷电路310用来传送在连接器304与SMA连接器306间传输的受测数据信号，而第二印刷电路315则是用来回传未被选择受测的数据信号回到桥接芯片301。在一具体实施例中，假设桥接芯片301包含有16条数据信号线用来传送与接收PCIE规格的数据信号，连接器304可以是非常高密度缆线连接(Very High DensityCable Interconnect，VHDCI)连接器，如由MOLEX所提供的16xiPass。16条数据信号线可以分成八条奇数数据信号线DS01，DS03，...DS15与八条偶数数据信号线DS02，DS04，...DS16。举例来说，选择经由第一印刷电路310传送的数据信号可以是偶数数据信号线的数据信号，而奇数数据信号线的数据信号则会经由第二印刷电路316回送。
图3B为一示意图用来说明受测的数据信号是如何在一偶数数据线316与第一测试板302的对应的两对SMA连接器306间传输。每一偶数信号线316包含有两低电压差动信号(low voltage differntial signal，LVD)对，也就是说每一偶数信号线316对应到一接收对316R以及一传送对316T。第一印刷电路310被设计来在每一个接收对316R以及传送对316T与对应的SMA连接器306间传输数据信号。每一个偶数信号可因此而经由SMA连接器306传送到测试装置307进行测试。
图3C为一示意图用来说明未受测的数据信号是如何由一奇数信号线318回送到第一测试板302。如同偶数数据线316，每一偶数资料线318包含有两对LVDS(一对为接收对318R，一对是传送对318T)。第二印刷电路315被设计来连接每一奇数信号线318对应的传送对318T到接收对318R。为被选择受测的数据信号(在本实施例中为奇数信号线数据信号)因此而能被回送而不被传送到测试装置307。
因为第一测试板302被设计来选择性地测试偶数信号线数据信号，仅仅需要在第一测试板302上设置一较小数目的SMA连接器306。由此一来，整个第一测试板302的面积与其上的电路拉线复杂度将可因此而降低。当偶数数据线数据信号已经被测试完毕后，奇数数据线传输的数据信号可以经由类似的方法由第二测试板传送到测试装置进行测试。
图4为一第二测试板402设计用来选择性地传送在奇数数据线的数据信号到测试装置进行测试的一简单示意图。与第一测试板302类似，第二测试板402包含有连接器404用来与桥接芯片301连接。第一测试板302另外包含有多个SMA连接器406用来与测试装置307、第三印刷电路410与第四印刷电路415连接。第四印刷电路410用来传送在连接器404与SMA连接器406间传输的受测数据信号，而第三印刷电路415则是用来回传未被选择受测的数据信号回到桥接芯片301。选择经由第四印刷电路410传送的数据信号可以是奇数数据信号线DS01，DS03，...DS15的数据信号，而未被选择(未被测试)经由第三印刷电路415回送的数据信号则来自于偶数数据信号线DS02，DS04，...DS16。当偶数数据信号线的数据信号经由与第一测试板302的连接而完成测试后，奇数数据线的奇数数据信号可以藉由跟第二测试板402的连接以完成测试。
借着分开测试奇数与偶数数据信号线的数据信号，可以简化每一个测试板的设计同时每个测试板的表面积(大小)也可因此而降低因为只需要较少数目的SMA连接器。虽然本发明的实施例中提到把数据信号线用奇数/偶数的方式分类，其它种分类的方法同样为本发明专利的涵盖范围。
请同时参阅图3A与图4，图5为本发明的PCIE扩充装置的PCIE规格测试方法的流程图。在初始步骤502中，有一数目的数据信号线需要被测试的桥接芯片301被连接到第一测试板302。第一测试板302被设计来回送第一部份数据信号线的数据信号如奇数数据线数据信号DS01，DS03，...DS15同时传送剩下部份数据信号线的数据信号DS02，DS04，...DS16到测试装置307。步骤504测试经由第一测试板302传输的第一部份数据信号。在第一部份数据信号完成测试后，步骤506把第二测试板402与桥接芯片301连接用来把已经完成测试的第一部份数据信号回送到桥接芯片301，而把剩下的第二部份数据信号传送到测试装置307。步骤508则是针对第二部份数据信号进行测试。之后，所有在桥接芯片301上传输的数据信号都能因此而得到测试的机会。
如上述，此处说明的系统与方法可以藉由把待受测的数据信号分组成较小的群组并对分组后的数据信号分别进行测试，以获得一种便利的PCIE扩充装置的PCIE标准测试方法。当每一个测试板所需要负担的受测数据信号数目能够有效地降低，每个测试板的设计能得以简化，其尺寸亦能获得缩小。
以上的说明例示了本发明的多种具体实施例，以及如何实施本发明的态样的范例。上面的范例、具体实施例、指令语意以及图式都不应该看待为唯一的具体实施例，而是用来说明下列申请专利范围所定义的本发明弹性与优点。