一种OTP器件 【技术领域】
本发明涉及一种半导体集成电路，特别是涉及一种OTP器件。
背景技术
OTP(一次性编程，One Time Program)器件作为一种控制开关器件，有着结构简单，容易运用；和逻辑制程相容性好；集成度高以及比EEPROM和e-FLASH价格低等优点，所以在电路设计中得到广泛的运用。
请参阅图1和图2，图2是图1中A-A位置的剖面示意图。OTP器件包括一个晶体管21和一个电容22。晶体管21(如MOS晶体管)包括栅极141、源极211和漏极212。电容22包括上极板142、电容中间介质132和下极板112。该电容上极板142与晶体管21的栅极141相连，两者均为多晶硅14。电容下极板112为N型有源区。现有的OTP器件中，电容中间介质132为氧化硅(SiO2)。
OTP器件的工作原理是这样的：通过在电容下极板112上加电压，电容由于耦合效应，会在上极板142上感应出一定的电压。由于晶体管21的栅极141和耦合电容22的上极板142是共用的多晶硅14，因此在晶体管21的栅极141也产生了相应地电压降。如果在晶体管21漏极212加上高电压，就能形成热电子效应，电子会注入晶体管21的栅极141中，从而改变了晶体管21的开启电压，最终通过晶体管21开启电压的改变来实现控制开关的目的。
【发明内容】
本发明所要解决的技术问题是提供一种OTP器件，该器件可以降低在电容下极板的外加电压，从而改善结的击穿电压。
为解决上述技术问题，本发明OTP器件包括晶体管和电容，所述晶体管的栅极和所述电容的上极板相连，所述电容的中间介质为氮化硅。
本发明通过改变电容中间介质，实现高的电容值，从而在电容下极板的低外加电压条件下即可在晶体管栅极产生高的耦合栅电压。
【附图说明】
下面结合附图和实施例对本发明作进一步详细的说明：
图1是OTP器件的俯视示意图；
图2是现有的OTP器件的硅片剖面示意图；
图3是本发明OTP器件的硅片剖面示意图。
图中附图标记为：10-P型硅衬底；l1-P阱；111-P型有源区；112-N型有源区；12-场氧化层；131-栅氧化层；132-电容中间介质；14-多晶硅；141-栅极；142-电容上极板；21-晶体管；211-源极；212-漏极；22-电容器。
【具体实施方式】
请参阅图1和图3，图3是图1中A-A位置的剖面示意图。本发明OTP器件包括一个晶体管21和一个电容22。晶体管21(如MOS晶体管)包括栅极141、源极211和漏极212。电容22包括上极板142、电容中间介质132和下极板112。电容上极板142与晶体管21的栅极141相连，两者均为多晶硅14。电容下极板112为N型有源区。本发明OTP器件的创新之处在于，电容22的中间介质132为氮化硅(Si3N4)。优选情况下，作为电容中间介质132的氮化硅厚度为30～100
氧化硅的介电常数为4左右，氮化硅的介电常数为7～8，将电容中间介质132由氧化硅换为氮化硅可以有效提高电容22的电容值。根据上述OTP器件的工作原理，在同等的电容下极板112的外加电压情况下，可在晶体管栅极141获得更高的耦合栅电压。或者，在同等的晶体管栅极141的耦合栅电压的情况下，可在电容下极板112外加更低的电压。降低电容下极板112的外加电压，有利于增大电容下极板(N型有源区)112和P阱11之间的击穿电压。
本发明OTP器件的制作工艺，只需在现有OTP器件上进行细微改动即可。具体地说，现有OTP器件具有生长或淀积氧化硅作为电容中间介质132的一步，本发明将该步骤改为淀积氮化硅作为电容中间介质132即可，淀积的氮化硅厚度优选为30～100