提前同步选通传输的设备及其方法.pdf

1、(10)申请公布号 CN 102799551 A (43)申请公布日 2012.11.28 C N 1 0 2 7 9 9 5 5 1 A *CN102799551A* (21)申请号 201210211885.0 (22)申请日 2012.06.21 13/165,659 2011.06.21 US 13/165,671 2011.06.21 US 13/165,665 2011.06.21 US 13/165,664 2011.06.21 US 13/165,650 2011.06.21 US 13/165,654 2011.06.21 US 13/165,679 2011.06.21 U

2、S G06F 13/38(2006.01) G06F 13/40(2006.01) (71)申请人威盛电子股份有限公司 地址中国台湾新北市 (72)发明人达鲁斯.D.嘉斯金斯 詹姆斯.R.隆柏格 (74)专利代理机构北京市柳沈律师事务所 11105 代理人钱大勇 (54) 发明名称 提前同步选通传输的设备及其方法 (57) 摘要 一种提前同步选通传输的设备及其方法。该 提前同步选通传输设备，用以补偿同步数据总线 上的不对准，该设备包括一电阻电路、一核心时钟 产生器以及一同步选通驱动器。该电阻电路用以 提供一比例讯号，该比例讯号指示一提前量，以提 前与一数据群组有关的一同步数据选通讯号。该 核心

3、时钟产生器，耦接于该比例讯号，该核心时钟 产生器以该提前量提前一数据选通计时讯号。该 同步选通驱动器用以接收该数据选通计时讯号， 并根据该数据选通计时讯号产生该同步数据选通 讯号，并以该提前量提前该同步数据选通讯号。 (30)优先权数据 (51)Int.Cl. 权利要求书17页 说明书14页 附图5页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 17 页 说明书 14 页 附图 5 页 1/17页 2 1.一种提前同步选通传输设备，用以补偿同步数据总线上的不对准，该提前同步选通 传输设备包括： 一电阻电路，用以提供一比例讯号，该比例讯号指示一提前量，以提前与一数据群

4、组有 关的一同步数据选通讯号； 一核心时钟产生器，耦接于该比例讯号，该核心时钟产生器以该提前量提前一数据选 通计时讯号；及 一同步选通驱动器，用以接收该数据选通计时讯号，并根据该数据选通计时讯号产生 该同步数据选通讯号，并以该提前量提前该同步数据选通讯号。 2.如权利要求1所述的提前同步选通传输设备，其中该电阻电路包括两个电阻，该两 个电阻的电阻比值表示该提前量。 3.如权利要求2所述的提前同步选通传输设备，其中该两个电阻包括一第一电阻及一 第二电阻，该第一电阻耦接于一接地参考电压，该第二电阻耦接于一参考电压，且该两个电 阻互相耦接于一节点，该节点输出该比例讯号。 4.如权利要求1所述的提前同

5、步选通传输设备，其中该同步数据选通讯号的相位提前 该提前量，且该提前量的范围为从没有相位提前至该数据选通计时讯号的半周期。 5.如权利要求1所述的提前同步选通传输设备，其中该核心时钟产生器以及该同步选 通驱动器设置在一装置里，该装置耦接于一主机板，该电阻电路耦接于该主机板，该比例讯 号通过一额外的接脚输入该装置。 6.如权利要求1所述的提前同步选通传输设备，其中该核心时钟产生器包括一锁相回 路，该锁相回路包括： 一锁相回路向前元件，用以接收一总线计时讯号，且产生该数据选通计时讯号，该数据 选通计时讯号为该总线计时讯号的倍频讯号； 一分频器，用以接收该数据选通计时讯号，且产生一与该总线计时讯号的

6、频率相同的 输出讯号，使该锁相回路向前元件对准与该总线计时讯号同相的该数据选通计时讯号；及 一延迟锁相回路，用以接收该输出讯号及该比例讯号，并以该提前量延迟该输出讯号。 7.如权利要求1所述的提前同步选通传输设备，其中该核心时钟产生器包括一锁相回 路，该锁相回路包括： 一锁相回路向前元件，用以接收一总线计时讯号，且产生该数据选通计时讯号，该数据 选通计时讯号为该总线计时讯号的倍频讯号； 一延迟锁相回路，用以接收该数据选通计时讯号及该比例讯号，且产生一输出讯号，该 输出讯号包括以该提前量延迟的该数据选通计时讯号；及 一分频器，用以接收该输出讯号，并产生一延迟参考讯号，该延迟参考讯号的频率等 于该

7、总线计时讯号的频率，该锁相回路向前元件可对准该输出讯号与该总线计时讯号的频 率，使该数据选通计时讯号提前该提前量。 8.一种提前同步选通传输设备，用以补偿同步数据总线上的不对准，该提前同步选通 传输设备包括： 一电阻电路，用以提供一比例讯号，该比例讯号指示一提前量，以提前与一数据群组有 关的一同步数据选通讯号；及 一微处理器，包括： 权 利 要 求 书CN 102799551 A 2/17页 3 一核心时钟产生器，耦接于该比例讯号，以该提前量提前一数据选通计时讯号；及 一同步选通驱动器，用以接收该数据选通计时讯号，及根据该数据选通计时讯号产生 该同步数据选通讯号，其中该同步数据选通讯号以该提前

8、量提前。 9.如权利要求8所述的提前同步选通传输设备，其中该电阻电路包括两个电阻，该两 个电阻的电阻比值表示该提前量。 10.如权利要求9所述的提前同步选通传输设备，其中该两个电阻包括一第一电阻及 一第二电阻，该第一电阻耦接于一接地参考电压，该第二电阻耦接于一参考电压，且该两个 电阻互相耦接于一节点，该节点输出该比例讯号。 11.如权利要求8所述的提前同步选通传输设备，其中该同步数据选通讯号的相位提 前该提前量，且该提前量的范围为从没有相位提前至该数据选通计时讯号的半周期。 12.如权利要求8所述的提前同步选通传输设备，其中该微处理器耦接于一主机板，该 电阻电路耦接于该主机板，该比例讯号通过一

9、额外的接脚输入该微处理器。 13.如权利要求8所述的提前同步选通传输设备，其中该核心时钟产生器包括一锁相 回路，该锁相回路包括： 一锁相回路向前元件，用以接收一总线计时讯号，且产生该数据选通计时讯号，该数据 选通计时讯号为该总线计时讯号的倍频讯号； 一分频器，用以接收该数据选通计时讯号，且产生一与该总线计时讯号的频率相同的 输出讯号，使该锁相回路向前元件对准与该总线计时讯号同相的该数据选通计时讯号；及 一延迟锁相回路，用以接收该输出讯号及该比例讯号，并以该提前量延迟该输出讯号。 14.如权利要求8所述的提前同步选通传输设备，其中该核心时钟产生器包括一锁相 回路，该锁相回路包括： 一锁相回路向前

10、元件，用以接收一总线计时讯号，且产生该数据选通计时讯号，该数据 选通计时讯号为该总线计时讯号的倍频讯号； 一延迟锁相回路，用以接收该数据选通计时讯号及该比例讯号，且产生一输出讯号，该 输出讯号包括以该提前量延迟的该数据选通计时讯号；及 一分频器，用以接收该输出讯号，并产生一延迟参考讯号，该延迟参考讯号的频率等 于该总线计时讯号的频率，该锁相回路向前元件可对准该输出讯号与该总线计时讯号的频 率，使该数据选通计时讯号提前该提前量。 15.一种补偿同步数据总线上的不对准的方法，包括： 藉由一电阻电路提供一比例讯号，该比例讯号指示一提前量，以提前与一数据群组有 关的一同步数据选通讯号； 耦接一核心时钟

11、产生器至该比例讯号，使该核心时钟产生器以该提前量提前一数据选 通计时讯号；及 提供该数据选通计时讯号至一同步选通驱动器，根据该数据选通计时讯号产生该同步 数据选通讯号，并以该提前量提前该同步数据选通讯号。 16.如权利要求15所述的补偿同步数据总线上的不对准的方法，其中该电阻电路包括 两个电阻，该两个电阻的电阻比值表示该提前量。 17.如权利要求16所述的补偿同步数据总线上的不对准的方法，其中该两个电阻包括 一第一电阻及一第二电阻，该第一电阻耦接于一接地参考电压，该第二电阻耦接于一参考 权 利 要 求 书CN 102799551 A 3/17页 4 电压，且该两个电阻互相耦接于一节点，该节点输

12、出该比例讯号。 18.如权利要求15所述的补偿同步数据总线上的不对准的方法，其中该同步数据选通 讯号的相位提前该提前量，且该提前量的范围为从没有相位提前至该数据选通计时讯号的 半周期。 19.如权利要求15所述的补偿同步数据总线上的不对准的方法，其中该核心时钟产生 器以及该同步选通驱动器设置在一装置里，该装置耦接于一主机板，该电阻电路耦接于该 主机板，该比例讯号通过一额外的接脚输入该装置。 20.如权利要求15所述的补偿同步数据总线上的不对准的方法，其中该核心时钟产生 器包括一锁相回路，该锁相回路包括： 一锁相回路向前元件，用以接收一总线计时讯号，且产生该数据选通计时讯号，该数据 选通计时讯号

13、为该总线计时讯号的倍频讯号； 一分频器，用以接收该数据选通计时讯号，且产生一与该总线计时讯号的频率相同的 输出讯号，使该锁相回路向前元件对准与该总线计时讯号同相的该数据选通计时讯号；及 一延迟锁相回路，用以接收该输出讯号及该比例讯号，并以该提前量延迟该输出讯号。 21.如权利要求15所述的补偿同步数据总线上的不对准的方法，其中该核心时钟产生 器包括一锁相回路，该锁相回路包括： 一锁相回路向前元件，用以接收一总线计时讯号，且产生该数据选通计时讯号，该数据 选通计时讯号为该总线计时讯号的倍频讯号； 一延迟锁相回路，用以接收该数据选通计时讯号及该比例讯号，且产生一输出讯号，该 输出讯号包括以该提前量

14、延迟的该数据选通计时讯号；及 一分频器，用以接收该输出讯号，并产生一延迟参考讯号，该延迟参考讯号的频率等 于该总线计时讯号的频率，该锁相回路向前元件可对准该输出讯号与该总线计时讯号的频 率，使该数据选通计时讯号提前该提前量。 22.一种提前同步选通传输设备，用以补偿同步数据总线上的不对准，该提前同步选通 传输设备包括： 一电阻电路，用以提供一比例讯号，该比例讯号指示一提前量，以提前与一数据群组有 关的一同步数据选通讯号； 一传输装置，包括： 一核心时钟产生器，耦接于该比例讯号，该核心时钟产生器以该提前量提前一数据选 通计时讯号；及 一同步选通驱动器，用以接收该数据选通计时讯号，并根据该数据选通

15、计时讯号产生 该同步数据选通讯号，并以该提前量提前该同步数据选通讯号；及 一接收装置，包括： 一复合延迟元件，用以均等该接收装置中的多个延迟路径，其中这些延迟路径对应于 来自该传输装置的该同步数据选通讯号。 23.如权利要求22所述的提前同步选通传输设备，其中该电阻电路包括两个电阻，该 两个电阻的电阻比值表示该提前量。 24.如权利要求23所述的提前同步选通传输设备，其中该两个电阻包括一第一电阻及 一第二电阻，该第一电阻耦接于一接地参考电压，该第二电阻耦接于一参考电压，且该两个 权 利 要 求 书CN 102799551 A 4/17页 5 电阻互相耦接于一节点，该节点输出该比例讯号。 25.

16、如权利要求22所述的提前同步选通传输设备，其中该同步数据选通讯号的相位提 前该提前量，且该提前量的范围为从没有相位提前至该数据选通计时讯号的半周期。 26.如权利要求22所述的提前同步选通传输设备，其中该核心时钟产生器以及该同步 选通驱动器设置在一装置里，该装置耦接于一主机板，该电阻电路耦接于该主机板，该比例 讯号通过一额外的接脚输入该装置。 27.如权利要求22所述的提前同步选通传输设备，其中该核心时钟产生器包括一锁相 回路，该锁相回路包括： 一锁相回路向前元件，用以接收一总线计时讯号，且产生该数据选通计时讯号，该数据 选通计时讯号为该总线计时讯号的倍频讯号； 一分频器，用以接收该数据选通计

17、时讯号，且产生一与该总线计时讯号的频率相同的 输出讯号，使该锁相回路向前元件对准与该总线计时讯号同相的该数据选通计时讯号；及 一延迟锁相回路，用以接收该输出讯号及该比例讯号，并以该提前量延迟该输出讯号。 28.如权利要求22所述的提前同步选通传输设备，其中该核心时钟产生器包括一锁相 回路，该锁相回路包括： 一锁相回路向前元件，用以接收一总线计时讯号，且产生该数据选通计时讯号，该数据 选通计时讯号为该总线计时讯号的倍频讯号； 一延迟锁相回路，用以接收该数据选通计时讯号及该比例讯号，且产生一输出讯号，该 输出讯号包括以该提前量延迟的该数据选通计时讯号；及 一分频器，用以接收该输出讯号，并产生一延迟

18、参考讯号，该延迟参考讯号的频率等 于该总线计时讯号的频率，该锁相回路向前元件可对准该输出讯号与该总线计时讯号的频 率，使该数据选通计时讯号提前该提前量。 29.一种提前同步选通传输设备，用以补偿同步数据总线上的不对准，该提前同步选通 传输设备包括： 一电阻电路，用以提供一比例讯号，该比例讯号指示一提前量，以提前与一数据群组有 关的一同步数据选通讯号；及 一微处理器，包括： 一核心时钟产生器，耦接于该比例讯号，以该提前量提前一数据选通计时讯号；及 一同步选通驱动器，用以接收该数据选通计时讯号，及根据该数据选通计时讯号产生 该同步数据选通讯号，其中该同步数据选通讯号以该提前量提前；及 一接收装置，

19、包括： 一复合延迟元件，用以均等该接收装置中的多个延迟路径，其中这些延迟路径对应于 来自该传输装置的该同步数据选通讯号。 30.如权利要求29所述的提前同步选通传输设备，其中该电阻电路包括两个电阻，该 两个电阻的电阻比值表示该提前量。 31.如权利要求30所述的提前同步选通传输设备，其中该两个电阻包括一第一电阻及 一第二电阻，该第一电阻耦接于一接地参考电压，该第二电阻耦接于一参考电压，且该两个 电阻互相耦接于一节点，该节点输出该比例讯号。 32.如权利要求29所述的提前同步选通传输设备，其中该同步数据选通讯号的相位提 权 利 要 求 书CN 102799551 A 5/17页 6 前该提前量，

20、且该提前量的范围为从没有相位提前至该数据选通计时讯号的半周期。 33.如权利要求29所述的提前同步选通传输设备，其中该微处理器耦接于一主机板， 该电阻电路耦接于该主机板，该比例讯号通过一额外的接脚输入该微处理器。 34.如权利要求29所述的提前同步选通传输设备，其中该核心时钟产生器包括一锁相 回路，该锁相回路包括： 一锁相回路向前元件，用以接收一总线计时讯号，且产生该数据选通计时讯号，该数据 选通计时讯号为该总线计时讯号的倍频讯号； 一分频器，用以接收该数据选通计时讯号，且产生一与该总线计时讯号的频率相同的 输出讯号，使该锁相回路向前元件对准与该总线计时讯号同相的该数据选通计时讯号；及 一延迟

21、锁相回路，用以接收该输出讯号及该比例讯号，并以该提前量延迟该输出讯号。 35.如权利要求29所述的提前同步选通传输设备，其中该核心时钟产生器包括一锁相 回路，该锁相回路包括： 一锁相回路向前元件，用以接收一总线计时讯号，且产生该数据选通计时讯号，该数据 选通计时讯号为该总线计时讯号的倍频讯号； 一延迟锁相回路，用以接收该数据选通计时讯号及该比例讯号，且产生一输出讯号，该 输出讯号包括以该提前量延迟的该数据选通计时讯号；及 一分频器，用以接收该输出讯号，并产生一延迟参考讯号，该延迟参考讯号的频率等 于该总线计时讯号的频率，该锁相回路向前元件可对准该输出讯号与该总线计时讯号的频 率，使该数据选通计

22、时讯号提前该提前量。 36.一种补偿同步数据总线上的不对准的方法，包括： 藉由一电阻电路提供一比例讯号，该比例讯号指示一提前量，以提前与一数据群组有 关的一同步数据选通讯号； 在一传输装置中耦接一核心时钟产生器至该比例讯号，使该核心时钟产生器以该提前 量提前一数据选通计时讯号； 在该传输装置中提供该数据选通计时讯号至一同步选通驱动器，根据该数据选通计时 讯号产生该同步数据选通讯号，并以该提前量提前该同步数据选通讯号；及 通过一接收装置中的一复合延迟单元均等该接收装置中的多个延迟路径，其中这些延 迟路径对应于来自该传输装置的该同步数据选通讯号。 37.如权利要求36所述的补偿同步数据总线上的不对

23、准的方法，其中该电阻电路包括 两个电阻，该两个电阻的电阻比值表示该提前量。 38.如权利要求37所述的补偿同步数据总线上的不对准的方法，其中该两个电阻包括 一第一电阻及一第二电阻，该第一电阻耦接于一接地参考电压，该第二电阻耦接于一参考 电压，且该两个电阻互相耦接于一节点，该节点输出该比例讯号。 39.如权利要求36所述的补偿同步数据总线上的不对准的方法，其中该同步数据选通 讯号的相位提前该提前量，且该提前量的范围为从没有相位提前至该数据选通计时讯号的 半周期。 40.如权利要求36所述的补偿同步数据总线上的不对准的方法，其中该核心时钟产生 器以及该同步选通驱动器设置在一装置里，该装置耦接于一主

24、机板，该电阻电路耦接于该 主机板，该比例讯号通过一额外的接脚输入该装置。 权 利 要 求 书CN 102799551 A 6/17页 7 41.如权利要求36所述的补偿同步数据总线上的不对准的方法，其中该核心时钟产生 器包括一锁相回路，该锁相回路包括： 一锁相回路向前元件，用以接收一总线计时讯号，且产生该数据选通计时讯号，该数据 选通计时讯号为该总线计时讯号的倍频讯号； 一分频器，用以接收该数据选通计时讯号，且产生一与该总线计时讯号的频率相同的 输出讯号，使该锁相回路向前元件对准与该总线计时讯号同相的该数据选通计时讯号；及 一延迟锁相回路，用以接收该输出讯号及该比例讯号，并以该提前量延迟该输出

25、讯号。 42.如权利要求36所述的补偿同步数据总线上的不对准的方法，其中该核心时钟产生 器包括一锁相回路，该锁相回路包括： 一锁相回路向前元件，用以接收一总线计时讯号，且产生该数据选通计时讯号，该数据 选通计时讯号为该总线计时讯号的倍频讯号； 一延迟锁相回路，用以接收该数据选通计时讯号及该比例讯号，且产生一输出讯号，该 输出讯号包括以该提前量延迟的该数据选通计时讯号；及 一分频器，用以接收该输出讯号，并产生一延迟参考讯号，该延迟参考讯号的频率等 于该总线计时讯号的频率，该锁相回路向前元件可对准该输出讯号与该总线计时讯号的频 率，使该数据选通计时讯号提前该提前量。 43.一种延迟同步数据接收设备

26、，用以补偿同步数据总线上的不对准，该延迟同步数据 接收设备包括： 一电阻电路，用以提供一比例讯号，该比例讯号指示一延后量，以延后与一数据群组有 关的一数据位讯号；及 一延迟锁相回路，耦接于该比例讯号，该延迟锁相回路用以将该延迟量加至该数据位 讯号，以产生一延迟数据位讯号。 44.如权利要求43所述的延迟同步数据接收设备，其中该电阻电路包括两个电阻，该 两个电阻的电阻比值表示该延迟量。 45.如权利要求44所述的延迟同步数据接收设备，其中该两个电阻包括一第一电阻及 一第二电阻，该第一电阻耦接于一接地参考电压，该第二电阻耦接于一参考电压，且该两个 电阻互相耦接于一节点，该节点输出该比例讯号。 46

27、.如权利要求43所述的延迟同步数据接收设备，其中该数据位讯号的相位延后该延 后量，且该延后量的范围为从没有相位延后至该数据位讯号的半周期。 47.如权利要求46所述的延迟同步数据接收设备，其中该延迟数据位讯号及该数据选 通讯号传输至一同步接收器，该同步接收器用以检测该延迟数据位讯号的状态。 48.如权利要求47所述的延迟同步数据接收设备，其中该延迟锁相回路及该同步接收 器设置在一装置里，该装置耦接于一主机板，该电阻电路耦接于该主机板，该比例讯号通过 一额外的接脚输入该装置。 49.如权利要求43所述的延迟同步数据接收设备，其中该比例讯号分配至多个延迟锁 相回路，这些延迟锁相回路分别对应于该数据

28、群组中的该数据位讯号。 50.一种延迟同步数据接收设备，用以补偿同步数据总线上的不对准，该延迟同步数据 接收设备包括： 一电阻电路，用以提供一比例讯号，该比例讯号指示一延迟量，以延迟与一数据群组有 权 利 要 求 书CN 102799551 A 7/17页 8 关的一数据位讯号；及 一微处理器，包括： 一延迟锁相回路，耦接于该比例讯号，该延迟锁相回路用以将该延迟量加至该数据位 讯号，以产生一延迟数据位讯号。 51.如权利要求50所述的延迟同步数据接收设备，其中该电阻电路包括两个电阻，该 两个电阻的电阻比值表示该延迟量。 52.如权利要求50所述的延迟同步数据接收设备，其中该两个电阻包括一第一电

29、阻及 一第二电阻，该第一电阻耦接于一接地参考电压，该第二电阻耦接于一参考电压，且该两个 电阻互相耦接于一节点，该节点输出该比例讯号。 53.如权利要求50所述的延迟同步数据接收设备，其中该数据位讯号的相位延迟该延 迟量，且该延迟量的范围为从没有相位延迟至该数据选通讯号的半周期。 54.如权利要求53所述的延迟同步数据接收设备，其中该延迟数据位讯号及该数据选 通讯号传输至一同步接收器，该同步接收器用以检测该延迟数据位讯号的状态。 55.如权利要求54所述的延迟同步数据接收设备，其中微处理器耦接于一主机板，该 电阻电路耦接于该主机板，该比例讯号通过一额外的接脚输入该微处理器。 56.如权利要求50

30、所述的延迟同步数据接收设备，其中该比例讯号分配至该微处理器 中的多个延迟锁相回路，这些延迟锁相回路分别对应于该数据群组中的该数据位讯号。 57.一种补偿同步数据总线上的不对准的方法，包括： 藉由一电阻电路提供一比例讯号，该比例讯号指示一延后量，以延后与一数据群组有 关的一数据位讯号；及 耦接一延迟锁相回路至该比例讯号，使该延迟锁相回路将该延迟量加至该数据位讯 号，以产生一延迟数据位讯号。 58.如权利要求57所述的补偿同步数据总线上的不对准的方法，其中该电阻电路包括 两个电阻，该两个电阻的电阻比值表示该延迟量。 59.如权利要求58所述的补偿同步数据总线上的不对准的方法，其中该两个电阻包括 一

31、第一电阻及一第二电阻，该第一电阻耦接于一接地参考电压，该第二电阻耦接于一参考 电压，且该两个电阻互相耦接于一节点，该节点输出该比例讯号。 60.如权利要求57所述的补偿同步数据总线上的不对准的方法，其中该数据位讯号的 相位延迟该延迟量，且该延迟量的范围为从没有相位延迟至该数据选通讯号的半周期。 61.如权利要求60所述的补偿同步数据总线上的不对准的方法，其中该延迟数据位讯 号及该数据选通讯号传输至一同步接收器，该同步接收器用以检测该延迟数据位讯号的状 态。 62.如权利要求61所述的补偿同步数据总线上的不对准的方法，其中该延迟锁相回路 及该同步接收器设置在一装置里，该装置耦接于一主机板，该电阻

32、电路耦接于该主机板，该 比例讯号通过一额外的接脚输入该装置。 63.如权利要求57所述的补偿同步数据总线上的不对准的方法，其中该比例讯号分配 至多个延迟锁相回路，这些延迟锁相回路分别对应于该数据群组中的该数据位讯号。 64.一种延迟同步数据位传输设备，用以补偿同步数据总线上的不对准，该延迟同步数 据位传输设备包括： 权 利 要 求 书CN 102799551 A 8/17页 9 一电阻电路，用以提供一比例讯号，该比例讯号指示一延后量，以延后与一数据群组有 关的多个数据位讯号； 一复合延迟元件，用以均等一接收装置中的多个延迟路径，其中这些延迟路径对应于 来自一传输装置的一同步数据选通讯号；及 多

33、个延迟锁相回路，耦接于该比例讯号，该延迟锁相回路用以将该延迟量加至这些数 据位讯号，以产生多个延迟数据位讯号。 65.如权利要求64所述的延迟同步数据位传输设备，其中该电阻电路包括两个电阻， 该两个电阻的电阻比值表示该延迟量。 66.如权利要求65所述的延迟同步数据位传输设备，其中该两个电阻包括一第一电阻 及一第二电阻，该第一电阻耦接于一接地参考电压，该第二电阻耦接于一参考电压，且该两 个电阻互相耦接于一节点，该节点输出该比例讯号。 67.如权利要求64所述的延迟同步数据位传输设备，其中这些数据位讯号的相位延后 该延后量，且该延后量的范围为从没有相位延后至该数据选通讯号的半周期。 68.如权利

34、要求67所述的延迟同步数据位传输设备，其中这些延迟数据位讯号及该 数据选通讯号传输至多个同步接收器，这些同步接收器用以检测这些延迟数据位讯号的状 态。 69.如权利要求68所述的延迟同步数据位传输设备，其中该接收装置耦接于一主机 板，该电阻电路耦接于该主机板，该比例讯号通过一额外的接脚输入该装置。 70.如权利要求69所述的延迟同步数据位传输设备，其中该复合延迟元件包括多个延 迟单元，这些延迟单元分别对应于这些同步接收器，每一个延迟单元产生一延迟至一对应 的传输路径，该对应的传输路径等于一最长传输路径。 71.一种延迟同步数据位传输设备，用以补偿同步数据总线上的不对准，该延迟同步数 据位传输设

35、备包括： 一电阻电路，用以提供一比例讯号，该比例讯号指示一延迟量，以延迟与一数据群组有 关的多个数据位讯号；及 一微处理器，包括： 一复合延迟元件，用以均等该微处理器中的多个延迟路径，其中这些延迟路径对应于 来自一传输装置的一数据选通讯号；及 多个延迟锁相回路，耦接于该比例讯号，这些延迟锁相回路用以将该延迟量加至这些 数据位讯号，以产生多个延迟数据位讯号。 72.如权利要求71所述的延迟同步数据位传输设备，其中该电阻电路包括两个电阻， 该两个电阻的电阻比值表示该延迟量。 73.如权利要求72所述的延迟同步数据位传输设备，其中该两个电阻包括一第一电阻 及一第二电阻，该第一电阻耦接于一接地参考电压

36、，该第二电阻耦接于一参考电压，且该两 个电阻互相耦接于一节点，该节点输出该比例讯号。 74.如权利要求71所述的延迟同步数据位传输设备，其中这些数据位讯号的相位延迟 该延迟量，且该延迟量的范围为从没有相位延迟至该数据选通讯号的半周期。 75.如权利要求74所述的延迟同步数据位传输设备，其中这些延迟数据位讯号及该 数据选通讯号传输至多个同步接收器，这些同步接收器用以检测这些延迟数据位讯号的状 权 利 要 求 书CN 102799551 A 9/17页 10 态。 76.如权利要求75所述的延迟同步数据位传输设备，其中微处理器耦接于一主机板， 该电阻电路耦接于该主机板，该比例讯号通过一额外的接脚输

37、入该微处理器。 77.如权利要求76所述的延迟同步数据位传输设备，其中该复合延迟元件包括多个延 迟单元，这些延迟单元分别对应于这些同步接收器，每一个延迟单元产生一延迟至一对应 的传输路径，该对应的传输路径等于一最长传输路径。 78.一种补偿同步数据总线上的不对准的方法，包括： 藉由一电阻电路提供一比例讯号，该比例讯号指示一延迟量，以延迟与一数据群组有 关的多个数据位讯号； 通过一复合延迟元件均等一接收装置中的多个延迟路径，其中这些延迟路径对应于来 自一传输装置的一数据选通讯号；及 耦接多个延迟锁相回路至该比例讯号，这些延迟锁相回路用以将该延迟量加至这些数 据位讯号，以产生多个延迟数据位讯号。

38、79.如权利要求78所述的补偿同步数据总线上的不对准的方法，其中该电阻电路包括 两个电阻，该两个电阻的电阻比值表示该延迟量。 80.如权利要求79所述的补偿同步数据总线上的不对准的方法，其中该两个电阻包括 一第一电阻及一第二电阻，该第一电阻耦接于一接地参考电压，该第二电阻耦接于一参考 电压，且该两个电阻互相耦接于一节点，该节点输出该比例讯号。 81.如权利要求78所述的补偿同步数据总线上的不对准的方法，其中这些数据位讯号 的相位延迟该延迟量，且该延迟量的范围为从没有相位延迟至该数据选通讯号的半周期。 82.如权利要求81所述的补偿同步数据总线上的不对准的方法，其中这些延迟数据位 讯号及该数据选

39、通讯号传输至多个同步接收器，这些同步接收器用以检测这些延迟数据位 讯号的状态。 83.如权利要求78所述的补偿同步数据总线上的不对准的方法，其中该接收装置耦接 于一主机板，该电阻电路耦接于该主机板，该比例讯号通过一额外的接脚输入该装置。 84.如权利要求83所述的补偿同步数据总线上的不对准的方法，其中该复合延迟元件 包括多个延迟单元，这些延迟单元分别对应于这些同步接收器，每一个延迟单元产生一延 迟至一对应的传输路径，该对应的传输路径等于一最长传输路径。 85.一种提前同步选通传输设备，用以补偿同步数据总线上的不对准，该提前同步选通 传输设备包括： 一测试行动联合组织接口，用以接收一标准测试行动

40、联合组织总线上的控制信息，该 控制信息指示一提前量，以提前与一数据群组有关的一同步数据选通讯号； 一同步总线最佳化器，用以接收该控制信息，并产生一可编程选通提前信息至一比例 总线，该可编程选通提前信息指示该提前量； 一核心时钟产生器，耦接于该比例总线，用以将一数据选通计时讯号提前该提前量；及 一同步选通驱动器，用以接收该数据选通计时讯号，并根据该数据选通计时讯号产生 该同步数据选通讯号，该同步数据选通讯号以该提前量提前。 86.如权利要求85所述的提前同步选通传输设备，还包括多个额外的核心时钟产生 器，耦接于该比例总线，用以将多个对应的数据选通计时讯号以多个提前量提前。 权 利 要 求 书CN

41、 102799551 A 10 10/17页 11 87.如权利要求86所述的提前同步选通传输设备，还包括多个额外的同步选通驱动 器，用以接收这些数据选通计时讯号，并根据这些数据选通讯号产生多个同步数据选通讯 号，这些同步数据选通讯号以这些提前量提前。 88.如权利要求85所述的提前同步选通传输设备，其中该同步数据选通讯号以该提前 量提前，且该提前量的范围从没有提前至该数据选通计时讯号的半周期。 89.如权利要求85所述的提前同步选通传输设备，其中该核心时钟产生器及该同步选 通驱动器设置在一装置中，该装置耦接于一主机板，该测试行动联合组织接口通过多个额 外的接脚进入该装置。 90.如权利要求8

42、5所述的提前同步选通传输设备，其中该核心时钟产生器包括一锁相 回路，该锁相回路包括： 多个锁相回路向前元件，用以接收一总线计时讯号，并产生该数据选通计时讯号，该数 据选通计时讯号为该总线计时讯号的倍频； 一分频器，用以接收该数据选通计时讯号，并产生一与总线计时讯号相同频率的输出 讯号，使这些锁相回路向前元件对准该数据选通计时讯号及该总线计时讯号的频率；及 一延迟锁相回路，接收该输出讯号及该比例总线，该延迟锁相回路用以将该输出讯号 延后该提前量。 91.如权利要求85所述的提前同步选通传输设备，其中该核心时钟产生器包括一锁相 回路，该锁相回路包括： 多个锁相回路向前元件，用以接收一总线计时讯号，

43、并产生该数据选通计时讯号，该数 据选通计时讯号为该总线计时讯号的倍频； 一延迟锁相回路，接收该数据选通计时讯号及该比例总线，并产生一输出讯号，该输出 讯号包含以该提前量延后的该数据选通计时讯号；及 一分频器，用以接收该输出讯号，并产生一延迟参考讯号，该延迟参考讯号的频率与该 总线计时讯号的频率相等，使这些锁相回路向前元件对准该该输出讯号及该总线计时讯号 的频率，使该数据选通计时讯号提前该提前量。 92.一种提前同步选通传输设备，用以补偿同步数据总线上的不对准，该提前同步选通 传输设备包括一微处理器，该微处理器包括： 一测试行动联合组织接口，用以接收一标准测试行动联合组织总线上的控制信息，该 控

44、制信息指示一提前量，以提前与一数据群组有关的一同步数据选通讯号； 一同步总线最佳化器，用以接收该控制信息，并产生一可编程选通提前信息至一比例 总线，该可编程选通提前信息指示该提前量； 一核心时钟产生器，耦接于该比例总线，用以将一数据选通计时讯号提前该提前量；及 一同步选通驱动器，用以接收该数据选通计时讯号，并根据该数据选通计时讯号产生 该同步数据选通讯号，该同步数据选通讯号以该提前量提前。 93.如权利要求92所述的提前同步选通传输设备，该微处理器还包括多个额外的核心 时钟产生器，耦接于该比例总线，用以将多个对应的数据选通计时讯号以多个提前量提前。 94.如权利要求93所述的提前同步选通传输设

45、备，该微处理器还包括多个额外的同步 选通驱动器，用以接收这些数据选通计时讯号，并根据这些数据选通讯号产生多个同步数 据选通讯号，这些同步数据选通讯号以这些提前量提前。 权 利 要 求 书CN 102799551 A 11 11/17页 12 95.如权利要求92所述的提前同步选通传输设备，其中该同步数据选通讯号以该提前 量提前，且该提前量的范围从没有提前至该数据选通计时讯号的半周期。 96.如权利要求92所述的提前同步选通传输设备，其中该微处理器耦接于一主机板， 该测试行动联合组织接口通过多个额外的接脚进入该装置。 97.如权利要求92所述的提前同步选通传输设备，其中该核心时钟产生器包括一锁相

46、 回路，该锁相回路包括： 多个锁相回路向前元件，用以接收一总线计时讯号，并产生该数据选通计时讯号，该数 据选通计时讯号为该总线计时讯号的倍频； 一分频器，用以接收该数据选通计时讯号，并产生一与总线计时讯号相同频率的输出 讯号，使这些锁相回路向前元件对准该数据选通计时讯号及该总线计时讯号的频率；及 一延迟锁相回路，接收该输出讯号及该比例总线，该延迟锁相回路用以将该输出讯号 延后该提前量。 98.如权利要求92所述的提前同步选通传输设备，其中该核心时钟产生器包括一锁相 回路，该锁相回路包括： 多个锁相回路向前元件，用以接收一总线计时讯号，并产生该数据选通计时讯号，该数 据选通计时讯号为该总线计时讯

47、号的倍频； 一延迟锁相回路，接收该数据选通计时讯号及该比例总线，并产生一输出讯号，该输出 讯号包含以该提前量延后的该数据选通计时讯号；及 一分频器，用以接收该输出讯号，并产生一延迟参考讯号，该延迟参考讯号的频率与该 总线计时讯号的频率相等，使这些锁相回路向前元件对准该该输出讯号及该总线计时讯号 的频率，使该数据选通计时讯号提前该提前量。 99.一种补偿同步数据总线上的不对准的方法，包括： 藉由测试行动联合组织接口接收一标准测试行动联合组织总线上的控制信息，该控 制信息指示一提前量，以提前与一数据群组有关的一同步数据选通讯号； 根据该控制信息产生一可编程选通提前信息至一比例总线，该可编程选通提前

48、信息指 示该提前量； 耦接一核心时钟产生器至该比例总线，该核心时钟产生器将一数据选通计时讯号提前 该提前量；及 将该数据选通计时讯号传送至一同步选通驱动器，该同步选通驱动器根据该数据选通 计时讯号产生该同步数据选通讯号，该同步数据选通讯号以该提前量提前。 100.如权利要求99所述的补偿同步数据总线上的不对准的方法，还包括耦接多个额 外的核心时钟产生器至该比例总线，以将多个对应的数据选通计时讯号以多个提前量提 前。 101.如权利要求100所述的补偿同步数据总线上的不对准的方法，还包括提供多个额 外的同步选通驱动器，以接收这些数据选通计时讯号，并根据这些数据选通讯号产生多个 同步数据选通讯号，

49、这些同步数据选通讯号以这些提前量提前。 102.如权利要求100所述的补偿同步数据总线上的不对准的方法，其中该同步数据选 通讯号以该提前量提前，且该提前量的范围从没有提前至该数据选通计时讯号的半周期。 103.如权利要求99所述的补偿同步数据总线上的不对准的方法，其中该核心时钟产 权 利 要 求 书CN 102799551 A 12 12/17页 13 生器及该同步选通驱动器设置在一装置中，该装置耦接于一主机板，该测试行动联合组织 接口通过多个额外的接脚进入该装置。 104.如权利要求99所述的补偿同步数据总线上的不对准的方法，其中该核心时钟产 生器包括一锁相回路，该锁相回路包括： 多个锁相回路向前元件，用以接收一总线计时讯号，并产生该数据选通计时讯号，该数 据选通计时讯号为该总线计时讯号的倍频； 一分频器，用以接收该数据选通计时讯号，并产生一与总线计时讯号相同频率的输出 讯号，使这些锁相回路向前元件对准该数据选通计时讯号及该总线计时讯号的频率；及 一延迟锁相回路，接收该输出讯号及该比例总线，该延迟锁相回路用以将该输出讯号 延后该提前量。 105.如权利要求99所述的补偿同步数据总线上的不对准的方法，其中该核心时钟产 生器包括一锁相回路，该锁相回路包括： 多个锁相回路向前元件，用以接收一总线计时讯号，并产生该数据选通计时讯号，该数 据选通计时讯号为该总线计时讯号的倍频； 一延迟锁